OldComp.cz

Tak to je škoda že se nedá automaticky zjistit velikost RAM resp. že dojde automaticky k zákusu počítače. Nicméně stará dobrá ruční konfigurace na začátku běhu je stále k dispozici, ne? Jen s tím rozdílem že chybné zadání zahlodne počítač. Pochybuji že těch modulů vznikne víc než dva, pokud vůbec. Jen mi přijde trochu škoda přijít o půlku kapacity kvůli /CS, nedal by se na to použít nějaký jiný signál? Přeci jen poloviční nebo celá kapacita... byť si uvědomuji nízkou šanci na jiné moduly. Aktuální řešení je ale s případnou větší kapacitou bez úpravy i sw nekompatibilní.

Co se stránek týká tam je místa dost, interní bloky stejně nejdou použít když ta RAM je hloupé pasivni rozšíření co pouze reaguje na požadavky PP01. Prostě 00 až DF... 860 kB už těch pár kilo v PP01 nevytrhne.

Tak 512kB verze PCB je hotová, ještě to budu zítra česat na případné chyby . Trošku jsem ho ještě zmenšil, pro jistotu. Ten konektor v PP01 je děsně utopenej a místa okolo málo. Jen to po učesání a kontrole od člověka co tomu rozumí bude chtít nějakou více profi výrobu s potiskem a nepájivou maskou + prokovy. Na neizolované pcb bez prokovů a popisu už náladu nemám.

Tím spíš by dávalo smysl osadit celý pměťový prostor 1 MB.
Ať se pak hrábne kam se hrábne, nic se nezasekne.

No proč ne, ale jaký signál použít pro /CS? Potřeboval bys dva 512kB čipy. A19 momentálně slouží k tomuto účelu a bez něj je jen 512 kB... Nebo na něj dát OR + NOT a frčet s nulou na první a s jedničkou na druhou banku?

Str. 74 technického popisu ukazuje jaké signály jsou k dispozici. Případně použít 1MB čip a /CS mu spojit natvrdo, takže bude pořád ten VyVolený .

Pro 8 kusů L2 cache po 128kB, které používají 17 adresních bitů by se výhodně dal použít obvod 74LS138 3 to 8 dekodér s pomocí adresních bitů 18, 19 a 20 by určoval CS0 až CS7. S ním jde snadno dosáhnout 1 MB kapacita s nudličkovými moduly . Případně to spojit po 7 + 1 a mít tak dva CS0 a CS1 signály pro dvě 512kB SRAM. A co víc, bude toho plná destička - 11 čipů a tranzistor - tak to bude hodně komplikované, pořádně žrát a vyhlížet zastarale

Už som to tu niekde pravdepodobne písal, ale zopakujem to.
Nejako ste sa tu opäť upli na ten 1 MB, ale to je mylný pohľad na daný adresný priestor.
Nie je možné mať externe 1 MB SRAM z jednoduchého dôvodu. A to, že časť blokov pamäti je pevne priradených na internú pamäť RAM/ROM a ROM Modul. Takže externe tieto bloky nie sú využiteľné (nemôžu sa použiť).

_________________
https://pmd85.borik.net - PMD 85 Emulátor, PMD 85, PMD 32-SD
https://pp01.borik.net - PP 01 Emulátor, PP 01, SD-ROM Modul

To je jasné, dex to nejspíš myslel jako že když budou obsazené (resp. bez obav namapovatelné) všechny uživatelsky alokovatelné bloky externí paměti skutečně použitelnou pamětí, tak se prostě nestane že se počítač zakousne ať už sáhneš kam sáhneš, protože vždycky bude v daném rozsahu něco co odpoví. Jen se tedy těším na program co tu RAM taky celou využije .

To, že celý 1MB nejde namapovat je myslím věc podružná, technicky vzato z něj můžeš daty obsadit 223 bloků alias 896 kB mimo ty další vyhrazené adresy pro vnitřek, což je velká většina a o stále slušných 384 kB nad půlmegabytovou hranici. Nezávisle na pozici z něj stejně data uvidíš jen po 4 kB kouscích v rozsahu 00000h - DFFFFh . Takže když tam bude celý 1MB RAM vzhledem k obtížím dát tam takovou atypickou velikost, nemusíš si dělat starosti s bloky, které použiješ (samozřejmě když si je nebudeš zase přemazávat apod....) a těch nevyužitelných 128 kB vem čert. Fyzicky by tedy stačilo 7 modulů po 128 kB a bylo by to na maximu.

První nástřel ještě nedokončeného PCB se 7 SRAM moduly. Používá maximální adresovatelný rozsah I41 v hodnotě 896 kB RAM, od 00000h až DFFFFh. Bankování zařizuje 74LS138 ze signálů A17-18-19, kdy dle zvoleného rozsahu se zapne příslušná banka a signály A0-A16 jsou společné pro všechny moduly . Jen si říkám zda ten modul není moc dlouhý aby se nějak nerozházelo časování signálů.

Tak jsem narazil na ovládání té 74LS138 kdy mimo kombinaci tří signálů pro řízení 8 výstupů (v našem případě 7) pro /CS0 každého specifického banku mi haprují signály G1 až 3. Z čeho je tak vzít a nekrást? A druhá potíž je signál CS2 co musí být opačný CS0 aby SRAM nespala. Napadá mě hradlo NOT na ty signály /CS0 ale je má úvaha správná? Taky trochu bojuju s místem, těch signálů je hodně a dvouvrstvé pcb není nafukovací. Ale věřím že kde je vůle tam bude i cesta...

Tak jestli tomu dobře rozumím, cesta by mohla být tato.

Na 74LS138 do pinů A,B,C signály A17, 18 a 19. Jejich kombinace určuje správný bank (0,0,0 pro bank 0 tedy prvních 128kB). Nejvyšší možná kombinace je 1,1,0 což je 7.

Piny G2 a G3 uzemnit aby byly trvale na LOW, což G1 zNOTuje na HIGH a pustí data na výstup.

Do pinu G1 přivést oba signály MRDT a MWRT, takže vždy když bude požadovaný zápis nebo čtení z RAM dojde k přepnutí k správné bance v závislosti na A17-19. Oba signály fyzicky vybavit rychlou Schottky diodou aby se navzájem zpětně nerušily.

Odpovídající výstup z multiplexeru se připájí na odpovídající /CS1 vstup každého čipu paměti, CS2 pin se uzemní aby byl pořád LOW v souladu s pravdivostní tabulkou SRAM 61C1024.

TRUTH TABLE
Mode WE CE1 CE2 OE I/O Operation Vcc Current
Not Selected X H X X High-Z ISB1, ISB2
(Power-down) X X L X High-Z ISB1, ISB2
Output Disabled H L H H High-Z ICC1, ICC2
Read H L H L DOUT ICC1, ICC2
Write L L H X DIN ICC1, ICC2

Tedy, ubírají se mé myšlenky správnou cestou?

CE2 na pamätiach nemôže byť uzemnené, to práve tú pamäť "odpojí" a dátové piny budú v High-Z.

_________________
https://pmd85.borik.net - PMD 85 Emulátor, PMD 85, PMD 32-SD
https://pp01.borik.net - PP 01 Emulátor, PP 01, SD-ROM Modul

Taky na to koukám že jsem to špatně napsal, správně tedy naopak /CE1 jim uzemnit a CE2 signál z multiplexeru bude po vybrání té správné HIGH . To už by pak mělo fungovat na základě signálů MRDT a MWTC co přijdou do té SRAM taky a ta jedna vybraná paměť by pak měla ožít a zapisovat nebo číst. Ty ostatní budou ve stavu Power-down, jejich CE2 bude LOW.

A co ty signály na E1 do multiplexeru, jde to tak s těmi diodami provést že se využijí oba k aktivaci? Té paměti je jedno zda má číst nebo zapisovat, aktivuje se takhle pokaždé když je to potřeba a co dělat dostane na správném pinu jinde.

GAL ne proč? Málo retro?

Ale kdepak, jen s galy neumím pracovat a žádný nemám . Pokud jeden nahradí ideálně všechny výše zmíněné čipy a bude produkovat potřebné signály, tak proč ne. Na druhou stranu je s tou 138čkou spojený nějaký zásadní problém vzhledem k tomu co to má dělat? Je levná a snadno dostupná. Nerozumím tomu tak se nechám rád poučit jestli to nemá moc šanci běhat.

Vytvořil jsem další verzi pcb, tentokrát už jsou všechny signály propojené, kapacita 7x128 kB SRAM 15 ns v maximálním rozsahu I41 adres 00000h - DFFFFh... Tak by mě zajímalo zda to takhle vůbec může fungovat bez magických dýmů