OldComp.cz

Grrr, to neni udelatko. Taketo mudre reci mam rad. To je komplet nahrada ULA vo FPGA. Pisal som to tam. A nie je to vobec trivialne. To neni ako prepinac sady ROM.

_________________
To err is human, but to really foul things up requires a computer.

Preco 5V CPLD na plosaku ktory len meni mapovanei pinou mendzi puzdramy nieje udelatko?

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

ULA+ sa da napalit do CPLD a po9mocou adapteru prerobit na normalnu ulu. Davnejsie to niekto na nejakom anglickom/nemeckom fore ponukal.

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

Zasa tu fabulujes. Ake fora? Kto? Kde? Ani nevies ci anglicke ci nemecke. Priruckovy demagog zasa zapracoval. Sa trocha pozri na problematiku. Adapter z CPLD na DIP40 vobec neriesi analogovu cast (TAPE IO, YUV...), obsluhu dynamickej RAM atd. Ako vravim, nie je to ziadne udelatko. Jediny clovek, ktory viem ze to riesil a ciastocne vyriesil (YUV ostalo v lufte, bolo treba dorobit RGB PAL koder), nad tym sedel dva mesiace, ale bohuzial to nezverejnil. Nehovoriac o tom, ze do Gumaka uz sa to nevoslo.

_________________
To err is human, but to really foul things up requires a computer.

No minimalne viem ze bolo toto:http://cantinhotk90x.blogspot.com.br/2013/05/segundo-prototipo-do-clone-da-ula.html
A podobe plosaky niekdo ako replacement uly predaval. Ci to generovalo YUV alebo RGBi som neskumal. Ale mas pravdu RGB -> YUV Vo VHDL pri tak mizernej bytovej hlbke nebude to prave orechove. A odporove pole bude vyzadovat emitorove sledovace. (Ale zas ziadna atmova veda)

Takze az taka fabulacia to nebude.

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

Jasne, preto to doteraz nikto nespravil. Lebo to nie je atomova veda. Len sa tam uz roky bojuje s asynchronnym dizajnom, ktory treba napasovat do takmer striktne synchronneho prostredia a vlastne aj zariadenia (akym CPLD rozodne je). To je brnkacka...
Nechaj si uz tie priruckove poucky pre seba a ked to pre teba nie je atomova veda, sadni a ukaz vysledky. Vsetci uz mame tvojej teorie plne zuby aj trocha.

_________________
To err is human, but to really foul things up requires a computer.

A nehovoriac o tom, ze z anglickeho/nemeckeho fora sa zrazu vyklul brazilsky blog, a ULA je do TK90x, ktora je v mnohom ina oproti ULA zo ZXS, napriklad nema YUV ale RGB ako 128k ULA. Tak nehovor ze nefabulujes.

_________________
To err is human, but to really foul things up requires a computer.

1.) Ked uz raz mas RGBi tak je to jednoduche.

RGB to YUV je vcelku jednoduche. Dokonca jemozne ho spravit ako malu ROM, nic zlozite a v pripade RGBi asi najefektivnejsie). problem je ze vystupne prevodniky musia bit viacbitove a U a V moze nadobudat aj zaporne hodnoty.

RGB->YUV

Y=0.299R+0.589G+0.114B
U=0.492(B-Y)
V=0.877(R-Y)

Takze z 4bit vstupu vygenerujes napr 24bit vystup (8bit na signal).
Takze problemom nieje konverizia ale ako to zjednodusit tak aby bola realizacia este dostatocne mala

2.) Ula je synchonna. Vstupy ktore niesu synchronne (napr. Tape In, Klavesnica) sa ako prve prehanaju cez latche ktore ich strobuju aby sa spracovali synchronne. Vsetko ostatne je synchronne.

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

Mne je jasne co je za tym. A je to jasne aj vsetkym, co sa do toho pustili. Nebolo ich malo a stale nie je realny vysledok v podobe priamej nahrady ULA.

Ty si sa tu ohanal udelatkami v podobe premapovania pinov z jedneho puzdra do druheho, a zrazu to tak nie je. Prekrucas vlastne tvrdenia ako sa ti hodi, ale my tu nie sme padnuti na hlavu.

Dalej v tejto debate nepokracujem, pretoze zas ti nejde on nic ine, len aby si si tu mohol vyryvat a poucovat svojimi teoriami z priruciek. Lenze na to ti uz neskocim. Ukaz realne vysledky, teoretizovat vie kazdy.

_________________
To err is human, but to really foul things up requires a computer.

Pardon bizteriu ako odpory a kondenzatory uz davno nepocitam. Nieje to ziadne prekrucanie.

Ad realne vysledke: Jaj zabudam ze nepatrim do klubu "machrou". Ale v jednom mas pravdu Keby som potreboval robit Ulu do ZX48 tak sa na YUV vykaslem a na "redukciu" dam Header z RGB. Pripadne prevodnik RGB to composite.

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

1) zz_indigo autor ZX Spectrum delal zobrazeni dle normy http://www.itu.int/dms_pubrec/itu-r/rec ... !PDF-E.pdf - zde je trosku jiny vzorec nez pises, to ale neni podstatne.
Kdyz ale videl ze modra barva neni dobre zobrazena na rade televizi, tak zmenil vzorec na Y=0.299R+0.587G+0.151B.
Co se tyce vystupu tak ula na vsech trech video vyvodech dava napeti 0 az 3,5V, zadne zaporne napeti tam neni. Presne hodnoty pro kazdou digitalni vstupni kombinaci jsou popsany na tri desetine mista v knize http://www.zxdesign.info/book/.

2) ULA rozhodne neni synchronni navrh. Jedine co je synchronni jsou prvni ctyri bity horizontalniho citace. Vse ostatni je bezny asynchronni navrh. Kup si knihu http://www.zxdesign.info/book/ a prohledni si schemata ktera presne popisuji zapojeni ULy.

Ja hovorim o vypocte. To ze to v reali posunuli aby to sedelo poziadavkam pouziteho generatora composite videa je nieco ineho. Ale kdo che psa byt palicu si najde.



Asynchrony dizajn fakt? Preto je vsetko navesane na 14/7 Mhz? Vies si predstavyt tie kolizie keby veci neboli robene synchronne z cpu?

pixel clock 14Mhz
hsync/vsync/hblank/vblank/int/bordelsignal/video_en/latch video dat/.. na 7Mhz ktory je synchronny z 14mhz.
asynchrone su len rozne selectory ktore synchronizovat netreba lebo staci synchronizovat citanie dat/generovanie obrazu.

Asynchronny dizaj jak hovado. Asi si knihu cital velmy zle alebo nevies co znamena synchronny dizajn. tu je verilog implementacia podla tvojerj knihy.

_________________
Amiga 600 + a602, Amiga 600 PCB only, Commodore 64+ZZ-RAM V1.0 512k+C1541(18k RAM)+sd2iec +9.600 Rs232, Commodore 116 + 64k upgrade, ZX 81 ISSUE1 + ZX81XRAM

http://zz-indigo.mavipet.sk/

Skutečně podivné představy o asynchronním a synchronním návrhu
To bude asi špatný vliv nějakého guru, nebo to jen oslík nepochopil

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI55, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C64C, Amiga 500+, MZ800, MUPID C2A2

zz_indigo, hlavne nepopustit!
sila s tebou, to by uz aka hanba bola, priznat svoju evidentnu chybu, ze?

zz_indigo je potreba se bavit o realnych strojich. Ne o necem virtualnim. Proto jsem upozornil ze vzorec kvuli modre barve je jiny. Take se bavime o realnem cipu a o vyvodech a co na nich muzeme realne zmerit. Kazdy kdo ma doma osciloskop nebo jeste lepe nejaky analyzator si toto muze overit.

Co se tyce synchronniho systemu tak ti doporucuji si precist knihu http://shop.ben.cz/cz/121736-cislicove- ... -vhdl.aspx Hlavne se zacni zajimat o pojem "hodinova domena". Nezlob se ale kdyz cloveku co absolutne nezna ZX Spectrum ukazu obrazek 13-5 ze strany 127 knihy http://www.zxdesign.info/book/ a on uvidi pet zpozdovacich linek z invertoru tak okamzite rekne ze pocitac nepouziva synchronni navrh. Toto rozhodnuti mu bude trvat tak pet sekund. Vis o tom ze v hodinove domene u synchronniho systemu se musi vsechny signaly preklapet v jeden presne stanoveny cas? Ze se zde nepouzivaji zadne zpozdovaci linky z invertoru? Rychle jsem nasel nejaky popis i na internetu http://www.fd.cvut.cz/personal/janes/ZD ... obvody.pdf

zz_indigo pises napr. "2.) Ula je synchonna. Vstupy ktore niesu synchronne (napr. Tape In, Klavesnica) sa ako prve prehanaju cez latche ktore ich strobuju aby sa spracovali synchronne. Vsetko ostatne je synchronne." Ale toto je uplna blbost. V ZX je pouziva transparent latch a on nic si nepamatuje jen ve vhodny okamzik otevira pruchod signalu. Duvod proc se to takto udelalo je ten ze to GD hradlo potrebuje jen dve bunky a takto se usetri zdroje cipu.