OldComp.cz

Koncem roku 2021 jsem usoudil, že by bylo fajn si na SIFu zprovoznit infraport, připojit možná další síťový modul, když už se Connect One nedá sehnat, vyrobit verzi do Jiiirovy roztrojky...

Postupně to vedlo k tomu, že jsem přepracoval a konsolidoval dokumentaci od Pavla Urbančíka a celý projekt v KiCADu překreslil, opravil, co se mi nelíbilo i skutečné reálné chyby (protože moje verze SIFu byla úplně první a například TFDU4300 na něm byl připájený obráceně kvůli chybnému návrhu PCB)...

Nechal jsem vyrobit plošné spoje, nakoupil jsem nějaké součástky v Mouseru (primárně na jeden kus, hlavně ty drahé součástky) a postavil jeden kompletní prototyp. Výsledkem je - viz foto.

Další zatím vyrábět nechci, dokud si nebudu 100% jistý, že je vše správně. Mám trochu pochybnosti o kompatibilitě zvolené varianty 16C650.

Ale potřebuju pomoct s CPLD. Použil jsem stejný Xillinx XC9272XL-VQ44 jako byl na originálu, stejně zapojený, jako na mé verzi. Chyba, nebo ne, bylo to na originálu, chtěl jsem to tak i na replice. O programování CPLD nevím nic, nemám na to ani kabel... (zatím).

Cíl je mít celý projekt perfektně zdokumentovaný, aby ho mohl vyrobit kdokoli (včetně zjednodušené varianty s jedním UARTem ) Poslední verzi přepracovaného a zpřehledněného schematu přikládám.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Ako máš krásne rozliaty ten cín, až by sa dalo ťa pekne rekonštruovať z odrazov ako to fotíš

_________________
STbrigáda
Atari Mega 2/4Mb Ram, Atari TT 030

Poctivý olovnatý

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Mozna by jsi mel zvazit zda poradi signalu na X4 nedat v tomto poradi:
https://www.tme.eu/Document/f34e62d76f6 ... 9P-KIT.pdf
http://www.probosci.de/zxbada/zxmmc/jtag.html

Možná v nějaké budoucí iteraci desek, pokud se tuto podaří zprovoznit a bude zájem.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Zxcygnus ty mas na desce https://cz.mouser.com/datasheet/2/146/s ... 889061.pdf ale na originale vidim jiny typ https://www.nxp.com/docs/en/data-sheet/SC16C650B.pdf . Problem je v tom ze u tveho cipu musis mit jeste 500K odpor u krystalu, pise se to v datasheetu a hlavne https://assets.maxlinear.com/web/documents/dan108.pdf .

Na viewtopic.php?f=123&t=7224&p=133510&hilit=sif#p133510 pises ze nejsou zdrojaky k CPLD? Sehnal jsi je? Mozna by castecne pomohl SVF soubor co by mohl mit Martin8bity viz jeho stranky https://www.8bity.cz/2011/sif-sinclair- ... rnet-wifi/ . Pripadne se poptat na https://www.divide.cz kdo to tenkrat stavel a zda nema jeste ten SVF soubor?

Poprosil jsem Pavla Urbancika o podklady a on mi je ochotne poslal. Velmi zlehka jsem to prebral a ulozil na web pro stazeni. Sem mi to nejde dat, ma to asi 3 MB, takze stahujete zde

https://www.8bity.cz/files/Other/SIF_podklady_Pavel.zip

Je tam deska (schema nikdy nebylo) a spousta veci okolo, vcetne Gerberu, Xilinx ISE projekt se zdrojakem v ABELu. Jeste jsem u sebe nasel svf, ktere jsem asi pouzil, Pavel tam na .XSVF, nevim, ktere je novejsi a jestli se vubec nejak lisi, tak to "moje" SVF prikladam tady k prispevku.

_________________
http://www.8bity.cz

Díky za podklady, proberu se tím a dám vědět.

Mezitím jsem se zaregistroval u Xilinxu, postahoval pár verzí ISE a doufám, že se mi alespoň nějakou podaří rozchodit (zkusím nejprve ty starší méně náročné).

500k odpor paralelně ke krystalu jsem fakt přehlíd. Řídil jsem se datasheetem od NXP.

Ale díky Jiiirovi mám možnost experimentovat i s dalšími UARTy, konkrétně Exar ST16C650CJ a ST16C650ACJ a s Phillips SC16C650BIA44 v PLCC44 pouzdře. Poslední Phillips fungoval parádně a správně. U prvních dvou jsem měl potíže s nastavením HW řízení toku dat, ale oscilátor myslím běžel správně - ověřím. Po zkušenosti s nastavováním režimu infraportu je možné, že jsem nastavoval registry v nesprávném pořadí (ale to by se nejspíš týkalo více starých programů).

Měl jsem možnost vyzkoušet i 16C550 a ta se použít nedá. Serializuje, vysílá, přijímá, ale neřídí tok dat. V 16C550 chybí důležitý registr EFR a i nějaké další.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Poznámka k podkladům - v balíčku je projekt pozdější verze SIFu z roku 2010 (pravděpodobně podobná/shodná s tou kterou má UB880B), tj. asi o 1/2 až 3/4 roku pozdější než mám já vč. projektu pro KiCAD ze kterého jsem vycházel. Pravděpodobně je v něm správně zapojený TFDU4300, používá jeden krystal pro oba UARTy, ale jestli je shodně zapojené CPLD budu muset ještě ověřit. Zatím nevím.

Rozložení součástek na starší verzi se mi líbí mnohem víc než na pozdější. I kdybych měl od počátku k dispozici obojí, vycházel bych z té starší.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Koukal jsem na schema a hlavne na ten TFDU4301. Docela je to "jedlik", muze mit odber az 430 mA . Cetl jsem ze ten proudovy naraz vysilaci infra led muze delat i problemy s napajenim.

Chci se optat zda mas za nejakou rozumnou cenu jednu "trial" desku volnou (dve)? Desku a postovne samozrejme platim. Muzes pustit Kicad veci? Samozrejme jen pro moji potrebu. Mas pripadne nejaky BOM, treba to co jsi pouzil pro Mousera? Minimalne bych to chtel vyzkouset pres RS232. To infra je take zajimave. Premyslim ze bych koupil par kusu SC16C650B v Cine. Cenu SC16C650B QFP48 ocekavam nekde za 270 Kc/kus. Dodani cca 1 az 2 mesice.

Proto má bezprostředně u sebe 4.7uF. Proto jsem tam keramik rozprostřel víc, než bylo původně a důkladně rozlil GND z obou stran.
Desky určitě volné mám, bylo jich 10, 1 jsem osadil komplet a další 2 částečně.

Zasdílet projekt není problém. Veřejný není jen proto, abych ho nemusel opravovat, až se v něm najde chyba. Prostě dokud nemám na stole vyzkoušený funkční kus, tak tomu nevěřím zcela. Jiný důvod to tajit nemám. Jedním z cílů je víc SIFů mezi lidmi a to s utajováním nejde dohromady

Mail na tebe asi mám, ZIP má přes 20MB se všemi dalšími podklady, poslal jsem odkaz ke stažení.
(BOM a spousta poznámek tam je, ale asi není vše aktuální, finální a správně, nutno brát s velkou rezervou.)

O dva SC16C650B bych měl taky zájem... pro případ, že by ty mé UARTy z Mouseru nefungovaly, ať mám něco v záloze.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Porovnal jsem zapojení obou verzí původních SIFů a v tuto chvíli vím, že se asi 1/2 pinů CPLD na verzi 2 zásadně liší. Viz obarvený přepis. Zdroják v Abelu sedí na druhou verzi SIFu, na tu pozdější, než kterou jsem vzal za vzor.

Co mi ale hodně není jasné, kterou verzi Xilinxího softwaru použít, abych mohl zachovat Abel, nemusel to konvertovat do VHDL a zároveň abych to mohl provozovat - pokud možno - na notebooku s WXP a LPT portem. Použil jsem "ISE 6.1 Windows - 6.1i Full Product Installation"... zvolil jsem příliš prehistorickou verzi pro XC9572XL-VQ44?

... jj, příliš prehistorickou, zkusil jsem 8.2 a ta už umí projekty ISE, ale pořád to není ono, prý byl projekt vytvořen v novější, zkouším 10.1

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Tím, že jsem se rozhodl použít pinout CPLD přesně podle SIFu verze 1 jsem si rozhodně nepomohl. Se třemi jumpery by nastavení bázové adresy bylo o mnoho snazší (a možností by mohlo být 8).

Jumper je výchozí zkratovaný = log 0, dá se přeškrábnout (viz foto desky - J-A1, J-A2 poblíž CPLD a stabilizátoru). Výchozí bázová adresa má být dekadicky 131, software využívající SIF by měl být nastavitelný na kteroukoli z těch čtyř adres. Proč přesně tyto nevím/nevzpomínám si.

Logika mi vychází takto:Ale s Abelem (ani s VHDL) nemám vlastně žádnou zkušenost, kromě toho, že se v tom teď vrtám kvůli SIFu. Dá se to tak udělat? Není to na XC9572L příliš? Dá se to navrhnout lépe?

+ screenshot simulovaného obvodu - pravdivostní tabulka generovaná logisimem vychází správně.

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

K předchozímu příspěvku - asi to příliš není. Podařilo se zkompilovat v Xilinx ISE 10.1 ...

Ale pořád je v tom asi 1/3 řádků, které nerozumím a ještě méně si jsem jistý tím, co má logika CPLD vs Z80 dělat např. když UART vyvolá přerušení a co všechno se tam dá nevědomky pokazit.

A pak další problém - jak z Xilinx ISE 10.1 dostat XSVF, kterému by rozuměl JTAG SVF Player k programátoru Asix Presto, protože už ho mám z kdysi dávna, nebo jak použít toto https://velesoft.speccy.cz/jtag.htm.

Ano, já vím, že bych si měl z AliExpressu raději koupit https://www.aliexpress.com/item/32849545616.html ... ale AliExpress nepřijímá PayPal a já jim nechci dávat číslo karty, nebo si zakládat další platební službu (jakési PayU o kterém nic nevím).

_________________
https://cygnus.speccy.cz ZX Spectrum 128k, Betadisk, DivIDE, ESXDOS

Zxcygnus par vet take napisi.

Zkusil jsem koupit ty SC16C650B ale prave kdyz mel odpovedet prodejce, tak byla vyhlasena karantena v cele oblasti, to jsem kontroloval pres WHO. Ted je na internetu jen jeden prodejce a aktualne je "turned down". Predtim tam bylo ze je na dovolene. Kazdopadne bude az pristi mesic a to jen zda neumre hlady. Stejne ale zbozi by prislo asi v cervenci 2022. Nechavam to zatim otevrene.

Koukal jsem kde se to da jinde koupit a jedine silne predrazene to ma Utource. To bych radeji koupil stejny obvod ale v DILu (SC16C650BIN40), klidne i pouzity aby to nebylo tak drahe. Jinak na webu jsem cetl ze ten SC16C650B funguje dobre, byla to informace z roku 2011.

Nakonec ale asi take koupim jeden ST16C650A u Mousera. Ale i tento je uz vybehovy typ a jak se to vyproda, tak uz bude jen na Ebay.

Co se tyce XSCF zkusil bych to udelat pres toto:
http://www.simtec.co.uk/products/EB6750 ... _xsvf.html
http://dangerousprototypes.com/docs/Bus ... SVF_player
http://dangerousprototypes.com/blog/201 ... -for-cpld/
O vikendu to zkusim a pripadne napisi. Mam take Presto a tak to muzu i otestovat.

K vete "Není to na XC9572L příliš?" - neni, je to jen jedna 1/72 obvodu. Ale musis vzit v uvahu ze rada signalu jde dovnitr a ven - to take bere zdroje.

V souboru Sif.vf najdes:
assign CS = ((A0 & A1 & ~(A5) & ~(A6) & ~(A7) & AD5 & AD6 & AD7)
| (A0 & A1 & A5 & ~(A6) & ~(A7) & ~(AD5) & AD6 & AD7)
| (A0 & A1 & ~(A5) & A6 & ~(A7) & AD5 & ~(AD6) & AD7)
| (A0 & A1 & A5 & A6 & ~(A7) & ~(AD5) & ~(AD6) & AD7)
| (A0 & A1 & ~(A5) & ~(A6) & A7 & AD5 & AD6 & ~(AD7))
| (A0 & A1 & A5 & ~(A6) & A7 & ~(AD5) & AD6 & ~(AD7))
| (A0 & A1 & ~(A5) & A6 & A7 & AD5 & ~(AD6) & ~(AD7))
| (A0 & A1 & A5 & A6 & A7 & ~(AD5) & ~(AD6) & ~(AD7)));

Nekoukal jsem na zapojeni zda je to spravne ale toto je spravne pouziti obvodu. Mas delat AND funkci a nasledne OR. Jinak receno ty A0 a A1 mas dat do rovnice. Spravne by ti to mel sw pri optimalizaci udelat za tebe. Ja osobne mam nejradeji Verilog - je to neco jako Cecko, strucne a prehledne. VHDL je neco jako Pascal, ma vyhodu kontroly typu ale pro bastleni je to zbytecne slozite - proste to nevyuzijeme.

Koukal jsem na to jak to reaguje na vyvolani preruseni. Trosku jsem zklaman, kdyz jina deska vyvola preruseni, tak SIF VZDY na sbernice da 0FFh! Neni to sice kriticke a proto jsou tam ty odpory na datove sbernici ale moc profesionalni to neni.

Co jeste casem chci zjistit, jak je udelana synchronizace z casove domeny ST16C650A do casove domeny ULY. Obavam se ze tam nic neni a muze zde byt hazardni stav.