OldComp.cz

Toto je velmi znama dilema medzi RISC a CISC procesormi. Vzdy bude nieco jednoduche a male a nieco zlozite a velke. Bud bude maly a jednoduchy procesor (RISC) ale nasledne program pre neho bude dlhy, alebo bude zlozity procesor (CISC) a program bude moct byt vdaka tomu kratky a jednoduchy.

Krasne to vidno ked portujem programy medzi Z80 (co je klasicky CISC) a 6502 (co by sa tu dalo oznacit ako RISC) - typicke 1k intro pre Z80 po preportovani na 6502 ma tak 1.5 az 2kB. Pokial sa musim zmestit do dlzky 1kB, tak musim osekat funkcionalitu. Pekne to vidno napriklad na mojom Tochi1k - verzia pre ZX (Z80) ma vela roznych sposobov "nabehu" a "dobehu jednotlivych vzorov, kdezto verzia pre C64 (6502) je ovela chudobnejsia, vsetky vzory nabiehaju rovnako a velmi jednoduchym sposobom, pretoze uz proste v tom 1kB na tie rozne nabehy nebolo miesto.

Tohle je tak strasne tezke porovnavat, je tam prilis mnoho faktoru co to ovlivnuji.

Zalezi jak moc dobry programator jsi pro obe architektury, protoze jak uz jsme se bavili predtim, tak kazde CPU miluje jine algoritmy a vlatne i jine mysleni nad ukolem.

Z80 sice nema nejlepsi navrh jak kodovat instrukce, ale ma dost dobry navrh, takze se tezko bude porazet.

A hardwarove toho umi mnohem vice (zase tezke porovnat protoze 6502 ma jiny pristup), takze pohodlne zaplni 256 moznosti pro jednobajtovou instrukci, ktere se pouzivaji nejcasteji a to dela hodne.

Ale jo verim ti ze Z80 bude mit obecne "hustsi" kod nez 6502.

Jenze vnitrne minimalisticky procesor to muze obchazet. Jakmile ten procesor umi mene jak 256 instrukci, tak se to muze snazit obejit, nezna AND, XOR, OR atd? Ok tak to budu vnitrne emulovat pres tu svoji jedinou NOR. Takze to navenek bude umet, jen pomaleji.
Nebo jak uz jsem psal, muze mit tech par instrukci udelane komplexneji spojenim se signalizacnimi bity s dodatecnymi efekty jako ARM. Napriklad pro platnost instrukce jen kdyz je nastaven priznak, nebo zmenou +-1 index registru atd. Takze obcas usetri kratkou instrukci za cenu vsechny trvale prodlouzit.

Jak jsem se ted dival na svuj kod

CP 0x33
JR z, xxx


tak to ma obracenou logiku. V akumulatoru je hodnota na kterou se to porovnava a v pamet je vlastne "mnozina registru". Naopak je tezke to mit, protoze stale nechapu jak inicializovat RAMku. ROM je napevno vypalena a RAMka je pouzivana jako buffer a nejefektivnejsi zpusob nastaveni je pres

Kde nastaveni 12 bitu RAMky stoji 32 bitu ROMky. (2.66 bitu ROM pro 1 bit RAM)

Popripade

Kde je to kdyz vynecham inicializaci 4 bity RAM za cenu 16 bitu ROM (4 bity ROM pro 1 bit RAM).

Jedna se teda o velkou ruznorodou konstantu, jinak je to samozrejme jinak.

Proc o tom mluvim? Protoze misto instukce "CP (i)" je lepsi mit instrukci "SUB (i)"!

CP 0x33
JR z, xxx


Kod je uplne ten samy a porovnavana hodnota zustava nezmenena v pameti.

Vyhody SUB (i):

Dokaze snadneji nastavit nulu s vynulovanym carry.

Misto:


Staci:


Dalsi mala vyhoda je ze krome "CP" umime i odcitat. (To slo i predtim pres ADC).

Nevyhody:
Asi pro algoritmy kdy v retezci hledame treba nulu, pak si drzime nulu v akumulatoru a menime index a provadime pokazde CP.
Ted uz musime akumulator obnovovat.

Tady by sel asi provest trik se spravne umistenym programem i retezcem pres to nastaveni i pri skoku.

Hmm... ale program predpoklada retezec v RAM! Protoze ROM neumi cist... zvlastni.
Takze bud ten pocitac ma schopnost nacitat odnekud RAM (a nejen menit ROM za jinou) nebo uz nevim. Pres porty do akumulatoru a odtam do RAM?

Ten zacatek by slo zkratit pokud vime ze je vynulovano carry

A ten retezec nebude asi ASCII kdyz to ma 4 bity... ale to je snadne predelat.


Pro me je to schopna a zabavna sada instrukci. Navic ze je to Z80-like syntaxe je to pro me o dost pritazlivejsi.

_________________
Z80 Forth compiler (ZX Spectrum 48kb): https://codeberg.org/DW0RKiN/M4_FORTH

Toto je diskusia o 4 bitovom pocitaci, preto som nechcel moc zabiehat do podrobnosti. Chcel som len ukazat zakladny princip vztahu medzi zlozitostou CPU a dlzkou programu na dvoch platformach, ktore velmi dobre poznam a kde na oboch viem pisat vysoko optimalizovane programy. A na priklade komplexneho audiovizualneho diela, kde uz nejde o elementarne algoritmy ktore mozu a nemusia sadnut danemu CPU, ale o celkovy aplikacny vysledok ako ciel, stanoveny nezavisle od vhodnosti implementacie pre tieto platformy.

Pokud se nahradi cp za sub tak jde zmenit


na o 8 bitu kratsi
; a=array[x]


PS: Jinak samozrejme kdyby to pole nebylo umisteno tak blbe tak to slo zkratit. Staci nemit druhy nibble 0xF. A nebo jeste lepe to na nibble zarovnat.
; a=array[x] zarovnana adresa na 16


a nebo

; a=array[x] zarovnana adresa na 16

ktera jde pro opakovane pouziti zrychlit pokud uz tu adresu mame jednou nactenou v RAM.

PPS: Mozna by stalo jeste za uvahu vyhodit uplne ZERO priznak a teda i ONLYZ. Misto toho pridat "4bit DEC a" s nastavovanym priznakem CARRY. Takze misto
CP 0x33
JR z, xxx


by slo trosku delsi

CP 0x33
JR z, xxx


S tim ze testovani na nulu je mnohem jednoduzsi a taky tvorba smycek. Dokazes odecitat konstantu, kterou nemusis mit v RAM a cachrovat s indexy.

CP 0
JR alfa
CP 1
JR beta
CP 3
JR gama
...


I kdyz mozna by mohlo byt vyhodnejsi to jeste prodlouzit a misto "dec a" mit 8 bitove "ADD a, const."

Dvojite ONLYC za sebou by mohlo byt ONLY_NC.

PPPS: Zajimave cteni o 4 bitovem navrhu pro 12 bitove adresovani je tady https://www.eeweb.com/building-a-4-bit-computer-the-instruction-set/

_________________
Z80 Forth compiler (ZX Spectrum 48kb): https://codeberg.org/DW0RKiN/M4_FORTH

Žonglujete s jiným instrukčním souborem, ale neříkáte, co je zapotřebí udělat s hw.

Mě by zajimal optimální instrukční soubor s operační pamětí 4x256b a s pamětí mikroprogramu také 4x256b.

Jak třeba využiji 12bitové adresování RAM s absolutním adresováním prgramem s délkou také 12 bitů, když potřebuji minimálně 2 instrukce (a asi dvojnásobné délky) abych někde data zapsal a jinde přečetl ?
V tomto hw modelu, je přiměřená paměť tak 256 nible.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

Nechapu presne otazce.


4x256 bajtu je 1024 bajtu to je na 10 bitovou adresu.
Popripade 11 bitovou pokud to nebude oddelene.

"...potrebuji minimalne 2 instrukce (a asi dvojnasobne delky) abych nekde data zapsal a jinde precetl?" ???

Jestli to bylo na me tak to asi budou 2 instrukce.

Dva typy instrukci nacitaji hodnotu do index registru "i" pouziteho jak pro skoky tak pro cteni(4bity + 12 bitu).

ld i, 12 bit konstanta
ld i,(12 bit adresa)

Jeste jeden typ umi "i" ulozit na adresu.

ld (12 bit adresa).i

Dalsi instrukce jsou uz male (4bity), protoze se odkazuji na to "i".
EDIT: Vcetne relativni zmeny "i" +-1. Taky uz staci 4 bity. Je to stejne jako s optimalizaci ulozeni dat pro Z80, kdy pouzivas INC/DEC HL a pak ADC A,(HL) nebo SUB (HL).

Krome nacteni konstanty do akumulatoru to je 4+4 bity.

O hardwaru mluvit nebudu, protoze je to uplne mimo me znalosti. Jen se snazim najit kompromisni navrh instrukcni sady, co je minimalni, ale co nejvic efektivni. Zadna 1 mov instrukce co dela vse vcetne inkrementace a podminky...

Jedine co vim ze to CPU musi mit

12 bit PC
12 bit I
4 bit A
3 bity pro priznaky

pak to vnitrne kvuli

ld i,(12bit)
ld (12bit),i

bude mozna muset mit asi jeden registr navic pro tu konstantni adresu.

U skoku dela hardware ulohu


I musi umet spocitat 12 bitove +-1.
PC musi umet spocita 12 bitove +1, +2, +3 a +4 podle delky instrukce.

Adresy jsou vsechny v nibblech.
Asi by to slo i v bajtech pro ROM, pak se musi instrukce zaokrouhlit nahoru na bajty.
Pro RAM taky, ale to by A by mel byt spis 8bitovy.

A jeste to musi umet zpracovat ten prefix ONLYC pro zpracovani nasledujici instrukce jen pokud je priznak.
Popripade pri dvojitem prefixu znegovany priznak.
Takze asi 3 bity navic pro priznaky.

Zas tak mnoho me to neprijde... .)

_________________
Z80 Forth compiler (ZX Spectrum 48kb): https://codeberg.org/DW0RKiN/M4_FORTH

Ted me nepada ze ten puvodni projekt ma problem i odecist od sebe dva nibbly...

Protoze jedine reseni je jedno cislo prevest na zaporne (NOT + INC) a pak je spolu secist.

Takze pro A -=B:

16b ld A,(mem_b)
16b NORM (mem_b)
8b ADDI 1
...mozna to chce jeste vynulovat carry...
16b ADDM (mem_a)
16b st A,(mem_a)


pri nahodnem umisteni by to bylo o dost horsi, ale stale lepsi jak puvodni navrh


Premyslel jsem i nad slozitejsim CPU se dvema zasobniky.

Dvouzasobnikovy navrh:



Q = A OR B = ( A NOR B ) NOR ( A NOR B )
Q = A AND B = ( A NOR A ) NOR ( B NOR B )
Q = A XOR B = [ ( A NOR A ) NOR ( B NOR B ) ] NOR ( A NOR B )

over ( 1 2 -- 1 2 1 ): PICK(1)
not: PICK(0) NOR
4 nibble or: NOR PICK(0) NOR
9 nibble and: PICK(0) NOR SWAP(0) PICK(0) NOR NOR
17 nibble xor: PICK(1) PICK(1) NOR >R PICK(0) NOR SWAP(0) PICK(0) NOR NOR R> NOR
drop: PICK(0) - PICK(0) - +
clear carry: PUSH(F) PUSH(F) NOR ADC
clear carry: PIC(0) NOR PICK(0) NOR
r@: R> dup >R
push(carry): PUSH(0) PUSH(0) ADC
rot ( 1 2 3 -- 2 3 1 ): >R swap R> swap
2dup( 1 2 -- 1 2 1 2 ): PICK(1) PICK(1)
2swap ( 1 2 3 4 -- 3 4 1 2 ): XSWAP(1) >R XSWAP(1) R>
2over ( 1 2 3 4 -- 1 2 3 4 1 2 ): PICK(3) PICK(3)
3dup ( 123 -- 123123 ): PICK(2) PICK(2) PICK(2)


array[x]



call Fce

5 bytes (4.5*x + 0.5)


"inline" fce, usetri se pri prvnim pouziti jedno volani

7 bytes (4.5*(x-1)+2.5)

neco jako


14 bytes

oproti

5 bytes (2.5*(x-1)+2.5)
To je dost slusny, vzhledem k tomu ze neni problem s parametry fce diky PICK(0..15). To je snadny pristup k az 15 parametrum.
To by melo vytvaret zahusteny kod.

neco jako


7 bytes

_________________
Z80 Forth compiler (ZX Spectrum 48kb): https://codeberg.org/DW0RKiN/M4_FORTH

4x256 bitů (b - bity , B - bajty)
Konkrétně chci použít MH74S287 na mikroprogram a MHB6561 na společnou paměť programu a dat.
Data budou adresovatelná jen 4 bity na konci paměti, 16 registrů.
Chytré by to mělo být asi jako ten Nibler

Bavite se o hw architektuře uvedeného "nibleru" a vymýšlíte instrukce, které se tam nedají realizovat bez hw změn a mě zajímají právě ty hw úpravy.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

To je ale neštěstí, u těhle demonstračních hraček jde vždy o to, co umí zjednodušený hw a instrukční sada se pasuje na jeho možnosti.

U toho Nibbleru je třeba nesmyslná přímá 12-ti bitová adresace datové paměti, protože s 12-ti bitovou adresací programu to nemám šanci nijak využít.
Přiměřená velikost datové paměti je tak 256 nible, takže zkrátím adresaci na 8 bitů, přidám do I/O prostoru jeden 4-bitový stránkovací registr a mám to ošetřené.
Stránkování se dá použít k 4-bitové indexaci.
Uvolněné 4 bity instrukce můžu použít následovně:
1 bit, adresace základní, nebo mapované stránky
1 bit, ukládání výsledku do akumulátoru, nebo zpět na adresu operandu
2 bity rozšíření instrukce, takže z NOR, můžu udělat třeba NOR, OR, NAND, AND
dtto v aritmetice.
Na rozšířené instrukce stačí zatáhnout 4 takto získané bity operandu do paměti mikroprogramu, kde nyní nejsou využity.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

Zajímavý projekt 4-bit, mnohem líp propracovaný a nápaditý, než Nibbler.
https://github.com/edson-acordi/4bit-microcomputer

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

U toho nibbleru jsem se v komentarich docetl, ze to jeho omezni byl primo ucel. Slo mu ciste o zjednoduseni po hw strance, takze jsem to vzdal.

Ale tohle je az luxusni...

Mas v podstate ctyri 4 bitove registry.
Akumulator a tri pomocne RC, RB a RA.

Pricemz muzes jak pracovat primo s konstantama tak s pomocnyma registrama a i s tou pameti. A tu pamet dokonce ve dvou rezimech.
Bud se odkazujes na adresu pres RC:medium_konst:low_konst a nebo RC:RB:RA. Kupodivu obe varianty adresovani maji stejnou delku instrukce. Protoze vsechny instrukce jsou 16 bitove, i kdyz asi v polovine pripadu vubec druhy bajt nevyuzije.
Takze nejake divoke optimalizace asi nejdou cekat... proste se snazit udelat co nejmene instrukci. A pokud to jde pouzivat to adresovani s dolnim bytem co je konstanta.

Kupodivu je ten kod pro CALL dost velky i kdyz nechci zadny parametr:

Ve stejnem segmentu si moc nepomuzeme.

Pokud chceme nekam dat parametr tak celkem boli ze do a z RAM to jde jen pres Acc a vzdy se musi pouzit spravny RC.

Shodne RC pro next a fce.


Odlisne RC a jeste chci parametry

Pro RET se pouziva konstantni adresa 000:002.

I kdyz tam pise ze je to harwardska architektura tak tam vznikaji zvlastni optimalizace kvuli pouziti RC jak pro pristup do RAM tak pro ty skoky.
Kdyz nastavim do RC hodnotu pro navratovy skok (v ROM) tak zaroven tim vytvorim 256 adres pro "lokalni" parametry (v RAM). Takze pokud chci parametry v RAM a ne registrech tak to bude vypadat takto:



Nevim jestli se me to libi, protoze to volani CALL slo asi udelat snadneji. Nebo me neco nedochazi?
Asi bylo lepsi to navrhnout s tim, ze adresovani a skok by sel udelat cely pres konstantu. Takze RC:RB:RA by bylo pro navratovou adresu a na CALL by se pouzilo proste "JPI fce". ACC je pak uplne volny. To by ale musel jinak preskladat to kodovani instrukci.
Takze vidim ze to RC je problematicke.

_________________
Z80 Forth compiler (ZX Spectrum 48kb): https://codeberg.org/DW0RKiN/M4_FORTH

Je to složité

A já to chci všechno na jedné paměti ROM mikroprogramu 4bity x 256 a na jedné paměti RAM 4bity x 256, kde bude jak program, tak 16 nible data, I/O prostor 16 nible IN/OUT.
Instrukce budou dlouhé 1 až 4 nible, mikroprogram 16 instrukcí x 16 taktů a jednoúrovňový CALL tam bude také programově možný, užere 2 nible datové oblasti RAM.

Se 4-mi bity je to ale opruz, jako dobrej a dostupnej stavební materiál jsou 8-mi bitový RAMky a EEPROMky, příští demo procesor bude 8-mi bitovej.
Něco mezi PIC16C54, 8051 a 6502

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

4-biťáky se dlouho udrželi ve spotřební elektronice, televize, videa.
https://pdf1.alldatasheet.com/pdfjsview ... asheet.pdf

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2