OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů

Tlsk Mln 2019

Právě je 14 lis 2019, 23:56

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1200 ]  Přejít na stránku Předchozí  1 ... 75, 76, 77, 78, 79, 80  Další
Autor Zpráva
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 14 čer 2019, 15:24 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1941
Has thanked: 83 times
Been thanked: 234 times
microlan píše:
Jakou k tomu používáš automatizaci? Nebo je to čistě ruční práce?


Microlane tak konecne jsem zpet doma. Na dovolene jsem na "cisty" pocitac dal Visual Studio 2019 co je zdarma. Na nem jsem vyzkousel zda vse funguje. To co jsem potreboval fungovalo a hlavne jsem udelal dalsi "using", ktery budu schopen pripadne oddelit od puvodniho kodu. V tomto kodu jsem pouzil jina jmena pro klicove veci a ted to umi nacist data a ulozit je. Soucasne umi zobrazit cestu do tvaru co pouzivam. Pak to umi udelat automaticky to co vidis v minulem prispevku. Z jednoho sloupce bere vsechny funkcni bloky co jsou oznacene - v nasem pripade IORQM1RD a pro ne udela System Verilog kod.

Cele si to predstavuji tak, ze jedna rutinka se zepta na cislo cesty a najde out pro tuto cestu. Pak se rekne cislo "urovne". To znamena do jake hloubky se ma rutinka zanorit. Toto vyda textovy soubor ktery budu desifrovat. V tomto souboru necham jen ty radky ktere budu chtit nacist a jina rutinka je nacte a prave tyto funkcni bloky oznaci ze patri nejakemu modulu. Dalsi rutinka projde vsechny moduly a vytvori pro ne verilog kod, to uz nebudu delat rucne, to bude delat program. Ted to dela program jen pro jeden modul ale neni problem to rozsirit.

Kdyz to reknu jinak, tak kazdemu funkcnimu bloku (je jich 4104 - ale rada se nepouziva) priradim jakemu modulu patri. Pak program sam vytvori verilog kod. Kazdy funkcni blok bude patrit nejakemu modulu (skupine funkcnich bloku).

Jinak jmena vystupu ted pouzivam takove aby to bylo kompatibilni se souborem defgate.sv co vytvoril Venca.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17 čer 2019, 13:56 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Ahoj Radku, stahnul jsem si z tveho webu verzi data20190609. Upravil jsem parser podle novych pravidel. Vsimnul jsem si, ze mas novou konvenci pojmenovani portu u jednotlivych elementu, ktera vychazi z Vaskovych definic. Mas tam vsak jednu odlisnost: F961 ma u Vaska vystupy CO0 - CO1, zatim co ty to indexujes jako CO1 - CO4.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17 čer 2019, 21:10 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1941
Has thanked: 83 times
Been thanked: 234 times
Chaky urcite to zmenim a bude to podle Vaska. Jak jsem jiz psal chci pouzivat vas defgate.sv.

Jinak jsem u sebe zavedl soubor alias.txt a sem pisi jine jmeno pro cesty. Zatim to jen zkousim ale vypada to na dobrou cestu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 03 črc 2019, 21:59 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1941
Has thanked: 83 times
Been thanked: 234 times
Tak konecne je trosku casu abych napsal co delam v tomto projektu.

Ted se zameruji na to v cem budu Verilog (VHDL) kod kompilovat. Je to casove narocna cinnost. Strasne zalezi na rychlosti pocitace. Vlastni kompilace trva klidne i v radu minut a tak i po male zmene trva docela dlouhou dobu nez na realnem zeleze se to da otestovat (u hodne velkych projektu klidne v radu desitek minut :-) ). V zdarma lite verzi bezi program pouze v jednom vlakne a tak se nevyuzije cely vykon procesoru. Proto je vhodne v soucasne dobe pro to mit nejake vykonne I7 nebo radeji I9 na co nejvetsi frekvenci. Jako hdd je vhodne ssd disk, opet idealni primo na motherboardu. Proste pro lite verzi programu je nutny velky vykon pocitace.

Abych mohl testovat vice programu a kazdy v jinem realnem systemu jsem si nainstaloval VMWare. Pri tom jsem se stal expert pro telefonickou aktivaci windows :-). Napr. do jednoho W7 planuji instalovat sw podle navodu od Chakyho.


Dalsi dobra zprava je, ze jsem nahodou narazil firmu QMTECH. Ma zajimave desky. Jedna mne zaujala.
https://www.ebay.com/itm/QMTECH-Xilinx- ... SwGjtcZ9dL . Koupeno ale na aliexpress.com - maji tam lepsi cenu. Ma ethernet vystup a je pro to i ukazkovy sw. Co je zajimave na teto desce je, ze ovladani neni pomoci Linuxu ale pomoci stavoveho automatu co umi posilat udp pakety. Dokumentace je jen z 10% v cinstine a je to obecne citelne. Kdyz by to opravdu umelo posilat data rychlosti pres 100Mbps tak by to byl velky posuv. Uplne by to otevrelo nove moznosti.

Dve zakladni moznosti pouziti jsou:
1) logovaci stroj s ukladanim do pocitace. To by strasne pomohlo snimat signaly uvnir realneho sharpa a verifikovat funkci GDG v HDL. Podle mych propoctu se muzeme dostat pri dvojnasobnem snimkovani nez je frekvence CLK, pro 50 signalu na 44MB/s, coz by se mohlo jeste bezproblemove zpracovat.

2) sitovy scandoubler - jinak receno vycitani obrazovky a posilani surovych dat pres sit do PC kde by se to zobrazovalo. Ocekavany provoz by byl u Sharpa MZ800 cca 100Mbps. Ale jiste po male optimalizaci by se to snizilo. Ale uz tech 100Mbps by bylo pouzitelne pro lidi na optickych kabelech a zcela bezproblemove na domacich sitich.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 11:39 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2496
Bydliště: Jesenice u Prahy
Has thanked: 16 times
Been thanked: 148 times
Na tom by mohlo běžet 10 MZ800 současně :lol:


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 12:24 
Offline
Site Admin
Uživatelský avatar

Registrován: 11 kvě 2013, 23:48
Příspěvky: 8324
Bydliště: Praha
Has thanked: 1174 times
Been thanked: 992 times
Přiznám se, že jsem chtěl poctivě sledovat vývoj projektu i vlákna, ale poslední dobou se tu cítím nějak méněcenný. Vůbec, ale vůbec nikomu z vás nerozumím.

_________________
"...they never believe me. They don't even believe me about you... You believe me, don't you, Abigail?"
Call me Mr.Hellwide!


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 13:14 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 1027
Bydliště: Kósek vod Brna
Has thanked: 46 times
Been thanked: 88 times
Zcela jednoduše se dá říci, že máme kompletní surová data zapojení toho obvodu, řekněme s docela malou pravděpodobností nějaké chyby. Simulace celku už dávají poměrně dobré výsledky. Bohužel je to uděláno dost složitě z důvodu funkce TEST, kdy se dá obvod kompletně zkontrolovat i bez zapojení v počítači. Proto se teď pracuje na zařazení jednotlivých obvodů do funkčních celků, aby to bylo srozumitelnější.

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 13:47 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 657
Has thanked: 90 times
Been thanked: 149 times
Jeste na doplneni:
- existuje cely (skoro, tak na 99%) zdokumentovany cip z pohledu kremiku
- existuje kompletni analyza zapojeni na urovni tranzistoru
- mame kompletni analyzu a simulaci vsech pouzitych hradel, vcetne V/V pinu.
- existuje konverze do urovne hradel, jako jsou klopne obvody a citace
- existuje 3D model pro vizualizaci (nebo pro 3d tisk?)
- mame export do zakladniho popisu modelu ve VHDL a SystemVerilog
- umime simulovat cip na analogove urovni, je to velice casove narocne
- simulujeme na urovni SPICE modelu.
- ucime se pouzivat TechBenche na urovni VHDL a SystemVerilog
S cim by mohl kdo pomoci? V podstate kazdy, kdo je ochotny venovat cas a usili. Staci napsat, ktera oblast ho zajima a neco zkusit prozkoumat. Treba, vyznas se v hw na urovni TTL logiky? Zkus se podivat na schema cipu na urovni hradel a hledat v nem jednotlive funkcni celky. Napr. registry nebo dekodery adres, scroll reg. atd.
Nebo treba vyhledat, ze kterych zakladnich obvodu rady 74HCT by slo cip postavit - to byl vtip. Bylo by potreba cca 1000 hradel.
Dale by se hodil nekdo, kdo se vyzna ve VHDL a pokusi se implementovat to do nejakeho konkretniho obvodu FPGA. To by asi ted bylo to nejzajimavejsi.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 15:21 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2496
Bydliště: Jesenice u Prahy
Has thanked: 16 times
Been thanked: 148 times
Funkce je celkem podrobně popsána v servis manuálu, až na pár skrytých nejasností a funkci TEST.
Zde se na to nekouká jako na černou krabičku, co umí to a to, ale z gruntu se to opisuje z nejnižší formy realizace na čipu. Ještě že je to hradlové pole, u obecně upečeného čipu by to bylo o dost horší.
Třeba pro řešení na CPLD by se muselo něco v implementaci předělat, protože sčítačky jsou v CPLD neproduktivní. Do FPGA se to nechá jak to je.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 04 črc 2019, 15:34 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1941
Has thanked: 83 times
Been thanked: 234 times
Misticjoe mozna to ted je docasne slozitejsi ale muzu te ubezpecit, ze toto leto uz budou podle mne vysledky, ktere budou citelne pro bezne smrtelniky. Ted prichazi doba kdy se bude muset gdg rozdelit na mensi casti a ty zdokumentovat. Osobne by mi vyhovoval popis jako je http://www.zxdesign.info/book/bookAnnounce.shtml . Take se bude muset nekdo z nas "donutit" pripojit emulovany gdg k realnemu chipu a otestovat zda to co dava model je uplne stejny vysledek jako co dela realny cip. Aby to nebylo moc trivialni, tak podle toho co uz vime, je jasne ze uvnitr cipu dochazi k nastaveni "vychoziho" presne definovaneho stavu po resetu az po jednom snimku. To znamena ze 20ms neni uvnitr definovany stav. Proto i jakykoliv model musi pocitat s tim, ze urcity cas muze vystup z cipu byt uplne jiny nez by se ocekaval. Take uz mame prvni postrehy ze uvnitr gdg neni synchronni navrh a pouzivaji se tam asynchronni navrhy. Proste navrhar pocital se zpozdenim linky.

Vratim se k tomu Verilogu. Pro zacatek chci udelal na kontaktnim poli male zapojeni kde budu prevadet 5V na 3,3V a to uz muzu pripojit na jakekoliv bezne FPGA. Pro zacatek bude uplne stacit tak 8 signalu, takze jeden cip bude stacit. Teoreticky bych mel videt uplne stejny prubeh treba CLK0 nebo /KEY. Kdyz by se overilo ze tato ceste je vhodna, neni problem abych v Eaglu nakreslil nejakou desku na prevod vice signalu aby tech cca 80 vodicu melo nejakou formu. Nemam problem na to obetovat jednoho Sharpa. Jen co bych potreboval je hodne volneho casu. Vse co pisi je zabijak casu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 21 zář 2019, 02:49 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2496
Bydliště: Jesenice u Prahy
Has thanked: 16 times
Been thanked: 148 times
Neusnulo to tady ?


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 21 zář 2019, 18:15 
Offline
Profík
Uživatelský avatar

Registrován: 09 říj 2013, 19:04
Příspěvky: 839
Has thanked: 94 times
Been thanked: 33 times
Možno sa na to nepozerám štýlom "low lewel" ako ostatní, ale mám otázku:
Dá sa už očakávať aj popis nedokumentovaných grafických režimov a práca s paletou MZ-800?

_________________
Sharp MZ-821
Milsa MZ-841


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 05 říj 2019, 16:46 
Offline
Stydlín

Registrován: 12 pro 2016, 23:40
Příspěvky: 7
Has thanked: 0 time
Been thanked: 1 time
danhard píše:
Neusnulo to tady ?


Kampak se nám ti čerchmanti schovali?
Neschovali se, děti, umřeli!


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 06 říj 2019, 21:35 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1941
Has thanked: 83 times
Been thanked: 234 times
Milsa píše:
Možno sa na to nepozerám štýlom "low lewel" ako ostatní, ale mám otázku:
Dá sa už očakávať aj popis nedokumentovaných grafických režimov a práca s paletou MZ-800?


Pocitej ze se nic noveho a prevratneho nenajde. Velke plus bude zjisteni jak funguje signal Wait.

ladmanj píše:
danhard píše:
Neusnulo to tady ?

Kampak se nám ti čerchmanti schovali?
Neschovali se, děti, umřeli!


Co vim tak nikdo neumrel, na Aukru neni zadny vyprodej Sharpu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 06 říj 2019, 22:33 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 657
Has thanked: 90 times
Been thanked: 149 times
Zkusim trochu 'prostouchnout' kabely ;-)

Takhle nejak vypada originalni GDG v MZ-800:
Příloha:
2012-02-26 gdg.jpg
2012-02-26 gdg.jpg [ 191.03 KiB | Zobrazeno 396 krát ]

Pokud bych ho vyndal, tak to pujde snadno a budu mit funkcni kousek a ani desku nemusim vubec poskodit.
A ted ten problem. Jak vyrobit a napojit nejakou redukci tak, abych ji mohl propojit s jinou deskou, na kterou pripajim puvodni GDG. Doufam, ze nemusim vysvetlovat, ze hlavnim ucelem tohoto experimentu je mit tuto sestavu rozebiratelnou tak, abych mohl na te nove desce nejenom merit, ale hlavne tam mohl pripojit nejake treba FPGA, na kterem by se daly delat pokusy s emulaci puvodnich funkci.
Pro informaci, vyvodu je 100 a maji roztec 0.65mm. Jsou po ctyrech stranach, horni/dolni 20 a krajni po 30 vyvodech. V zakladni desce je pod io obdelnikovy otvor.
Tak co, poradil by jste nekdo jak se k puvodni desce napojit? Napadly me dva zpusoby, otazkou je, jak a zdali je nejaky zpusob realizovatelny v domacich podminkach.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1200 ]  Přejít na stránku Předchozí  1 ... 75, 76, 77, 78, 79, 80  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 1 návštěvník


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz