OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů


Právě je 29.03.2024, 03:13

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1488 ]  Přejít na stránku Předchozí  1 ... 78, 79, 80, 81, 82, 83, 84 ... 100  Další
Autor Zpráva
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 22.12.2019, 11:07 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak jsem si privstal a rozsiril jsem testovaci sekvenci. Jedine co jsem umyslne hacknul byl reset. Nechci cekat delsi dobu a tak se neceka do horizontalniho zatemneni ale skoro okamzite dokoncim reset. Pak nasleduje tri sekvence prikazu. Prvni je jen vzorek, jak asi kazdy typ komunikace vypada (5 polozek), nasleduje vyvolani aktivity vyvodu sharpa (kontrola zda se aktivuje vystup). Zde si vsimnete jak se meni vyvod C53G pri zapisu do pameti 0e008h. Pak od instrukce s jmenem 30 je simulace vzruchu, co posila Sharp do GDG po resetu pocitace. Vse vypada logicky a dobre.





prvnich pet instrukci jsou:
cteni instrukce
in port
out port
read memory
write memory

============

pak jsou dalsi testovaci instrukce:

instrukce6
out (0e4h),0 reset nastaveni mapovani pameti

instrukce7
out (0ceh),8 rezim gdg MZ700

instrukce8
out (0fch),0 test aktivace CPR

instrukce9
out (0d0h),0 test aktivace KEY

instrukce10
out (0d4h),0 test aktivace C53

instrukce11 az 13
mem E008,0 zakazani C53G
mem E008,1 povoleni C53G
mem E008,0 zakazani C53G

instrukce14
in (0f0h) test joysticku1

instrukce15
in (0f1h) test joysticku2

instrukce16
out (0f2h),0 test aktivace PSG output

instrukce17
out (0b0h),8h CRS sio

instrukce18
out (0f0h),0 pallet register

instrukce19
out (0cch),8h CRTC

============

nasleduje sekvence co se dava do GDG po zapnuti Sharpa:

instrukce30
out (0ceh),8 rezim gdg MZ700

instrukce31
out (0cdh),1 CRTC

instrukce32
out (0cch),1 CRTC

instrukce33
out (0e4h),0 reset nastaveni mapovani pameti

instrukce34 az 38
out (0f0h),0 nastaveni pallete registers
out (0f0h),10h
out (0f0h),20h
out (0f0h),30h
out (0f0h),40h

instrukce39
out (06cfh),0h black border


Přílohy:
gdg12.png
gdg12.png [ 266.95 KiB | Zobrazeno 6831 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 23.12.2019, 12:55 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Aktualni stav je ten ze zpracovavam citac1 a 2. To je horizontalni citac. Mam vetsinu cesty az na Hsync proslou.
Ted se zajimam o generovani ridicich impulsu pro generovani obrazu. V priloze je generator impulsu. Vystup_faze1_o a nasledujici tri signaly jsou klicove pro generovani obrazu. Spolu v kombinaci dalsich dvou signalu se generuje impuls napr. P2710195. Takove impulsy to cele ridi.

Jinak nahore muzete videt spravne signaly VRAS, VCAS a VOE pro rezim MZ700.

Jak jsem uz pred rokem rikal, tak vstup TEST je uvnitr GDG hodne pouzivan. Samozrejme, kdyz je ve stavu TEST=log0, tak nic neovlivnuje ale funkcni bloky kam vstupuje je nutno pochopit.


Přílohy:
gdg13.png
gdg13.png [ 51.79 KiB | Zobrazeno 6768 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 23.12.2019, 19:24 
Offline
Profík
Uživatelský avatar

Registrován: 12.05.2013, 19:34
Příspěvky: 551
Has thanked: 408 times
Been thanked: 166 times
Aby to nevypadalo, ze na analyze GDG dela jen suksoft. Posilam simulaci od mikese:

Příloha:
wave3.png
wave3.png [ 220.78 KiB | Zobrazeno 6734 krát ]


A kviz, ktery jsem k obrazku dostal:

- co znamena cas mezi zlutymi kurzory dole?
- kolik impulzu spoctes v radku o_VAD - (7) a co to znamena?
- jakou barvu ma border?

Tak co, kdo to vi a odpovi?


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 23.12.2019, 20:02 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
uunek píše:
Aby to nevypadalo, ze na analyze GDG dela jen suksoft. Posilam simulaci od mikese:

Příloha:
wave3.png


A kviz, ktery jsem k obrazku dostal:

- co znamena cas mezi zlutymi kurzory dole?
- kolik impulzu spoctes v radku o_VAD - (7) a co to znamena?
- jakou barvu ma border?

Tak co, kdo to vi a odpovi?


1) cas jednoho horizorntalniho radku
2) 40 - 40x se nastavuje adresova sbernice na video ram za jeden horizontalni radek
3) border - magenta


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 25.12.2019, 23:41 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak pokrok je ale zadne zazraky. Ted mam realne zatrideno neco pred 90% cipu. Zatim nic super objevneho jsem nezjistil. Snad jen, ze jedna vec ma podle vseho nedokonalou adresaci, to jeste budu casem muset overit a pak mozna udelam take kviz.

Zajimave bylo, kdyz jsem se koukal jak je delana ta uprava dat pri zapisu do video ram. Cele je to delane kaskadou tri nandu za sebou. Takto je mozno udelat kazdou kombinaci co je potreba. Jeste trosku upravim popisky a ukazu schema.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 26.12.2019, 21:28 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak jsem pokrocil. Ted prejmenovavam moduly na presnejsi jmena. Soucasne jsem zpracoval casti co delaji VSync a HSync. Zajimava vec je, ze je velky rozdil mezi VSync co vede ven z pocitace a co je pristupny pres port 0ceh. Ten pres port je podle prvniho nastrelu 5x delsi?

Nezarazenych bunkcnich bloku uz je kazdym dnem meme a mene. Ted mam zatrideno 93%.

Abych zvetsil produktivitu, tak jsem se zacal zajimat o TLC uvnitr Vivado. Nasel jsem zajimavy slovinsky dokument a udelal jsem si script co vse postupne spusti a tak pri kazdem kompletnim prekladu usetrim par sekund.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 27.12.2019, 02:51 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak jsem si maknul a kazdou funkcni bunku jsem necemu priradil. Neni to idelani ale pro zacatek je to dobre. Ted mam teda 100% zpracovano a dokonce program co generuje data stale bezproblemove funguje.

Jak prvni jsem se zameril na to co mne zajima a nikdo to zatim nepopsal.

horizontal_counter preset

citac1-1 log0
citac1-2 super_impose_bit_not (bezne log1 - super_impose_bit je nenastaven)
citac1-3 super_impose_bit_not_XNOR_NTPL_in (pro PAL bezne log0)
citac1-4 super_impose_bit_not_AND_NTPL_in (pro PAL bezne log0)

citac2-1 super_impose_bit_not_NAND_NTPL_in (pro PAL bezne log1)
citac2-2 NTPL_in_no_buf1 (pro PAL log1)
citac2-3 NTPL_in_no_buf1 (pro PAL log1)
citac2-4 NTPL_in_o_buf1 (pro PAL log0)

pri SuperImposeBit log0:
pro PAL 0111 0010 - cislo 114
pro NTSC 1000 1110 - cislo 142

pri SuperImposeBit log1:
pro PAL 0111 0100 - cislo 116
pro NTSC 1000 1000 - cislo 136

Horizontalni citac cita od tohoto cisla az do 255 a pak se znovu nastavuje.

Pro PAL ta zmena z 114 na 116 znamena ze horizontalni radek bude trvat o 0,9us mene.
Pri nastaveni 114 jedna horizontalni radka trva 64056 ns. Pri 116 je to 63154 ns.

Jako dalsi praci v budoucnu zkontroluji jak se generuji signaly Hsyn a Hbln.


Co musim ale rici, ze implemetace rve ze na 32 mistech se ji nelibi jak se zachovavam k hodinam a Write Bitstream mi hlasi 118 upozorneni. Dokonce i slusne nadava "This is not good design practice and will likely impact performance." ale jde to prelozit. To je dan ze je to asynchronni navrh a chceme to dat do novych systemu, ktere tyto ruzne RS klopne obvody nemaji radi.

Jinak casem ukazu nejake obrazky. Zatim info ze na hodne mistech se pouziva RS klopny obvod. Jedna cast neco nastavuje a druha to nuluje. Je to zajimave reseni.

Info pro Milsu, zatim jsem nic prevratneho uvnitr nevidel. Takze nejake skryte funkce uvnitr GDG asi nebudou.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 28.12.2019, 23:57 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Na www.radeksuk.cz/sharp/gdg/dokumentace jsem ulozil par dokumentu co se hodi na desifrovani GDG. Hlavne jsem tam dal ten datasheet pro video ram. Zde bych chtel upozornit, ze zadavani radky se dela na A0-7 ale sloupec jen A1-A6. Je dulezite ze u CAS signalu neni pouzit bit A0 a A7. Pro MZ800 je ten bit A6 u CAS (bit 13 u cele adresy) pri prvnim cteni v log0 a hned dalsi cteni ma automaticky nastavenou log1. Takto pri rezimu 320x200 jsou precteny dve roviny na jedne datove sbernici. Pri rozsireni video ram o 16KB se takto soucasne prectenou 4 bajty a je mozno pripravit pro serializaci 8 bitu pri 16 barvach. Pri 640x200 se precte stejny pocet dat ale je pripraveno 16 bitu pri 4 barvach na zobrazeni.

Zajimavy je i pohled na prenosovou rychlost na video sbernici. Jen pro zobrazovani, bez pristupu CPU je pro rezim MZ800 propustnost pro jednu banku 2,22MB/s. Pro obe banky je to 4,43 MB/s. Jeste k tomu je tam volny prostor pro cteni/zapis od CPU.

Uvnitr GDG jsou 2x16bitovy serializer a k tomu 2x8 bitu. Takze sem se da ulozit 2x16 bitu pro rezim MZ800 640x200 4 barvy. Nebo 4x8 bitu pro rezim 320x200 16 barev.

Uvnitr GDG se deli vstupni frekvence dvema na 8,87MHz. A tato frekvence se pak dale pouziva na generovani impulsu.

Jinak treba ty MUXs co vedou ven na video ram jsou slozite. Ono to totiz musi fungovat jak pro rezim MZ700, tak pro MZ800 a oba jsou uplne jine.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 29.12.2019, 03:29 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak ted jsem zpracoval HSYNC uvnitr pocitace a toto je prvni vystup:

PAL horizontalni signal
114 - zacatek radky a zacatek hbln
131 - zacatek hsync inside - port CE
134 - zacatek hsync outside - nHSYNC output
144 - konec hsync outside - nHSYNC output
157 - konec hsync inside - port CE
176 - konec hbln
256 - konec radky

To znamena ze to co jde ven je stejne jako to co je nakreslene v servisnim manualu pro MZ700. Take Hsync ma spravnou delku podle PAL normy. Jinak ten rozdil na ukonceni Hsync je cca 20 taktu CPU a tak by to melo jit zmerit nejakym programem.

Jinak co ty cisla znamenaji? Horizontalni citac zmeni stav po osmi CLK0 impulsu. Jeden CLK0 impuls je i jeden pixel pri zobrazeni 640x200. Jeden pixel pri zobrazeni 320x200 ma sirku 2x CLK0. Jinak sirka CLK0 impulsu je 56,38ns. Kdyz spocitate, 256-176=80 a to vynasobite 8 a 56,38 tak vyjde neco pres 36us a to je prave sirka casti obrazovky kde se zobrazuji data z video ram. Jinak 256-114=142*8*56,39 da 64us, coz je sirka radky v PAL systemu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 29.12.2019, 22:01 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak jsem zkusil na simulaci zda mi funguje i Vsync. Funguje a presne se zobrazuje na miste co ocekavam. Ted budu premyslet jak to cele spustim na realnem stroji. Ted by mi bohate stacilo videt jen ze funguje PAL vystup a pripadne ze je videt nejaka barva v borderu.


Přílohy:
gdg14.png
gdg14.png [ 12.39 KiB | Zobrazeno 6444 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 30.12.2019, 04:21 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak toto je prvni uspesny pokus o vyvolani pal signalu. Soucasne jsem si overil ze i ten monitor to umi zobrazit. Zatim pouzivam horizontalni citac a vertikalni citac na generovani signalu hsync a vsync. Barvu jsem si nahodne vymyslel. Citac pixelu zatim nemam spusten (nevyuzivam), tuto cast budu resit pozdeji.

Co se tyce FPGA tak zakladni hlavni frekvence uvnitr je 177 MHz. Tu delim deseti a dostavam presne frekvenci krystaloveho oscilatoru v Sharp MZ800 PAL 17,734 MHz. FPGA je chladny, vubec netopi.


Přílohy:
mz800_pal_signal1.jpg
mz800_pal_signal1.jpg [ 218.67 KiB | Zobrazeno 6418 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 30.12.2019, 20:24 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Overuji si nejake informace, konkretne ten port 0CEh. Treba na http://archivek.ordoz.com/sharpemu/5555 vse sedi. Jen jsou tam prohozene dve cisla - spravne je "HBLNK je v 0 o 27,2 taktu pred a 30,4 taktu po HSYNC dele".


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31.12.2019, 11:41 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak ted mam nactene take posledni data od Microlana. Zkusil jsem i zmenu barvy borderu na magenta. Nasledne se zacnu zajimat o "DAG" (display address generator) obvod a vlastni zobrazeni uzitecnych dat.


Přílohy:
border.JPG
border.JPG [ 395.63 KiB | Zobrazeno 7112 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31.12.2019, 15:40 
Offline
Kecálek

Registrován: 28.10.2016, 21:03
Příspěvky: 122
Has thanked: 13 times
Been thanked: 50 times
Zaujal mě ten horizontální signál pro PAL, ale nevím jestli tomu dobře rozumím - ta čísla nezačínají od nuly? Tam je uvnitř nějaký čítač, který začíná od 114, pak čítá nahoru a při 256 se vrátí na 114? Tj. sekvence

114 115 116 ... 254 255 114 115 116 ?


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31.12.2019, 18:40 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Presne tak. Je to citac co neustale cita dokola. Jak prijde kombinace 0ffh+1, tak se vystupu citace carry_out udela impuls co prenastavi citac na 114. Rozdil cisel 256-144 je 142 a to kdyz se vynasobi 8, tak vyjde 1136 a to je pocet bodu v jednom radku. Pak co by to mohlo zajimat je, ze na vystupech jsou "posilovace" signalu, coz neni nic jineho nez funkcni blok co ma vystup out a not_out. A na tyto vystupy jsou pripojene vetsinou 4x NAND a tak dve 4xNAND ktere jdou do 2xNOR ti zajisti, ze presne pri jedne 8bitove kombinaci ti da na vystup log0 a to muzes pouzit treba na nastaveni RS klopneho obvodu co nastavuje HSync.

===

zacatek couteru hsync
pro PAL 0111 0010 - cislo 114

hsync PAL outside computer
start 1000 0110 - cislo 134
stop 1001 0000 - cislo 144

hsync PAL inside port CE
start 1000 0011 - cislo 131
stop 1001 1101 - cislo 157

---

zacatek couteru hsync
pro NTSC 1000 1110 - cislo 142

hsync NTSC outside computer
start 1001 1000 - cislo 152
stop 1010 0000 - cislo 160


hsync NTSC inside port CE
start 1001 0101 - cislo 149
stop 1010 1001 - cislo 169

---

hbln PAL i NTSC
start zacatek radky
stop 1011 0000 - cislo 176


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1488 ]  Přejít na stránku Předchozí  1 ... 78, 79, 80, 81, 82, 83, 84 ... 100  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 5 návštevníků


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz