OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů


Právě je 29.03.2024, 14:25

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 6 ] 
Autor Zpráva
PříspěvekNapsal: 20.08.2022, 12:07 
Offline
Óm Nejvyšší

Registrován: 16.06.2014, 12:23
Příspěvky: 3676
Bydliště: Jesenice u Prahy
Has thanked: 28 times
Been thanked: 280 times
Konkrétně mi jde o CPLD, které vytvořím a odladím v HDL pro Xilinx XC95288XL-TQ144 a potřebuji ho předělat na EPM3256ATC144 od Altery.

K dispozici mám Xilinx Foundation F4.2i (C) 1985-2001 ve kterém umím CPLD v Abel HDL navrhnout :D

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2


Nahoru
 Profil  
 
PříspěvekNapsal: 20.08.2022, 19:54 
Offline
Óm Nejvyšší
Uživatelský avatar

Registrován: 28.01.2016, 23:57
Příspěvky: 3756
Has thanked: 213 times
Been thanked: 388 times
Ja mam pocit, ze Abel je od VHDL dost odlisnej. Ja treba dokazu neco napsat v Abelu, ale VHDL prirucku jsem cetl nekolikrat a furt to nechapu.
Takze odpoved je - zgruntu prepsat :)

_________________
Nikdy nediskutujte s blbcem. Stáhne vás na svoji úroveň a vyhraje zkušeností.


Nahoru
 Profil  
 
PříspěvekNapsal: 20.08.2022, 20:02 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
danhard píše:
Konkrétně mi jde o CPLD, které vytvořím a odladím v HDL pro Xilinx XC95288XL-TQ144 a potřebuji ho předělat na EPM3256ATC144 od Altery.

K dispozici mám Xilinx Foundation F4.2i (C) 1985-2001 ve kterém umím CPLD v Abel HDL navrhnout :D


Podle mne to budes muset udelat v nekolika krocich. Nekdrive to rozchodit pod tim co znas. Pak to otevrit v"Xilinx ISE 10.1 service pack 3". Automaticky se to prevede na HDL a pod tim se to i v tomto sw kompiluje. Pak zdrojaky muzes prevest do sw od Altery a tam to dodelas.


Nahoru
 Profil  
 
PříspěvekNapsal: 20.08.2022, 21:49 
Offline
Óm Nejvyšší

Registrován: 16.06.2014, 12:23
Příspěvky: 3676
Bydliště: Jesenice u Prahy
Has thanked: 28 times
Been thanked: 280 times
Tak nějak si to představuju, jen to musím stáhnout a naučit ovládat.
viewtopic.php?f=49&t=6479&start=300#p142974
Jsem na tom jako Kubík, zvykl jsem si z PALů na rovnice a za tím vidím schema s TTL brouky :D
VHDL je pro mě fůra definicí a neznámé syntaxe, takže tak maximálně najdu v hotovém projektu, jak je to myšleno. Prostě starýho psa novým kouskům nenaučíš, je rád, že si vzpomene na ty staré :lol:

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2


Nahoru
 Profil  
 
PříspěvekNapsal: 21.08.2022, 08:44 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Vubec nic se ale nemusis ucit. Jedine co ti staci k zivotu je si poradne nastudovat "Nonblocking assignments". A studovat to ani nemusis. Je to presne to na co jsi zvyknuty. Dokonce se ani nemusis ucit "assign". I toto se da zapsat jako nonblocking assignments.

Nonblocking assignments je to na co je vetsina zde zvyknuta. Vse se deje paralelne.

Kdyz se budes pohybovat ve slozitosti obvodu jako je GAL22V10 tak je jeste naucis tento kod:

always @(posedge clk)
begin
o14 <= ~i2 | (i2 & ~i4 & o14) | (i2 & i4 & ~o14); toto bude reagovat na nabeznou hranu jako GAL
end

Druhy always blok bude vypadat:

always@(*)
begin
sem das logicke funkce co se maji delat neustale (nahrada za assign prirazeni)
end


Nahoru
 Profil  
 
PříspěvekNapsal: 21.08.2022, 10:28 
Offline
Óm Nejvyšší

Registrován: 16.06.2014, 12:23
Příspěvky: 3676
Bydliště: Jesenice u Prahy
Has thanked: 28 times
Been thanked: 280 times
Díky za rady, hned jsem si poznamenal do deníčku, že si v Google nastuduju co znamená to assignments.
Na Always se zeptám manželky, má to v koupelně, ta to bude vědět :lol:

To se mi na HDL líbí, že je v podstatě napasován na chování makrocelových CPLD, takže tam nepotřebuji při úvahách nic navíc a taky že si můžu zkontrolovat překlad z fittingu.

Jak vypadá překlad z VHDL, je také k dispozici fitting ?

U CPLD je větší omezení v přiřazení vývodů, vždy se vyplatí udělat nejdřív předběžný návrh CPLD a zkontrolovat, jak se to do něj vejde s volným přiřazením vývodů a potom zkusit přiřadit vývody tak, aby se dobře dělal tišťák.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 6 ] 

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 7 návštevníků


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz