OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů


Právě je 28.03.2024, 14:08

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1488 ]  Přejít na stránku Předchozí  1 ... 69, 70, 71, 72, 73, 74, 75 ... 100  Další
Autor Zpráva
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 09.06.2019, 19:03 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Microlane vypada to ze na souradnicich

Form1.gdg[437 - 8, 587] |= 256;
Form1.gdg[505 - 8, 587] |= 256;
Form1.gdg[573 - 8, 347] |= 256;
Form1.gdg[675 - 8, 347] |= 256;
Form1.gdg[199 - 8, 103] |= 256;

stale nemas prokov01? Na techto mistech ze dava log1 na d-latch do DATA.

Nezapomen ze souradnice x,y jsou prohozene, tak at si nezkazis vecer ;)


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 09.06.2019, 20:16 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 16.03.2017, 11:36
Příspěvky: 1493
Bydliště: Kósek vod Brna
Has thanked: 101 times
Been thanked: 112 times
Zase si ze mě děláš legraci. Samozřejmě, že na těch souřadnicích nemám prokovy. Neboť je to moje zakázaná oblast. Jinými slovy, není to dálnice, ale krátnice a Tvůj kontrolní zoft by mě to stejně vyházel :lol:

//Ale pokud by to bylo ku prospěchu, rád ty puntíky nasázím.

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 09.06.2019, 20:33 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Microlane dostavas vyjimecne povoleni to udelat. Jedna se o to, ze na techto souradnicich je pet pripojnych bodu ktere davaji logickou jednicku do peti d-klopnych obvodu. Neni to asi uplne koser, protoze se na to ma pouzivat ten F091 ale je to tam a musime to tolerovat. Jednou prijde doba, kdy budeme porovnavat data s Mikesem a to to musi sedet na 100% jako je to na realnem cipu, zadna obezlicka nebude pripustena.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 10.06.2019, 06:45 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 16.03.2017, 11:36
Příspěvky: 1493
Bydliště: Kósek vod Brna
Has thanked: 101 times
Been thanked: 112 times
Máš to tam, ale nebylo jich víc?

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 10.06.2019, 09:06 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
microlan píše:
Máš to tam, ale nebylo jich víc?


Ne techto je prave pet. Ty ostatni log1 a log0 jsou vyvedeny z toho F091 a jsou to tyto cesty:

pro log0:
579;4110093;B0399;I;CI;F521;1-Bit Full Adder ;;;411;93;;0;F521_98_3_ci;F521_98_3;ci;False;408;707;1290;False;;0;0;7;1;0;0;True;True;
1113;4110093;B0970;I;A0;F961;4-Bit Sync Binary Counter with /Reset;;;285;192;;0;F961_61_7_in1;F961_61_7;in1;False;5372;1195;1290;True;;0;0;7;1;0;0;True;True;
1290;4110093;B0861;O;Log0;F000;NOP;;;437;203;;0;;;;False;1422;1378;1290;False;;0;0;0;0;7;1;True;True;
1593;4110093;B1304;I;A;F521;1-Bit Full Adder ;;;385;297;;0;F521_91_9_ina;F521_91_9;ina;False;4910;1670;1290;False;;0;0;7;1;0;0;True;True;
1653;4110093;B1578;I;A0;F961;4-Bit Sync Binary Counter with /Reset;;;285;328;;0;F961_61_11_in1;F961_61_11;in1;False;4417;1660;1290;False;;0;0;7;1;0;0;True;True;
1654;4110093;B1578;I;A2;F961;4-Bit Sync Binary Counter with /Reset;;;333;328;;0;F961_61_11_in3;F961_61_11;in3;False;4424;1747;1290;False;;0;0;7;1;0;0;True;True;
1729;4110093;B1456;I;A;F521;1-Bit Full Adder ;;;385;331;;0;F521_91_10_ina;F521_91_10;ina;False;1182;1805;1290;False;;0;0;7;1;0;0;True;True;
1856;4110093;B1608;I;A;F521;1-Bit Full Adder ;;;385;365;;0;F521_91_11_ina;F521_91_11;ina;False;3766;1946;1290;False;;0;0;7;1;0;0;True;True;


a pro log1_1 je to:

1133;4370188;B0861;O;Log1_1;F000;NOP;;;437;193;;0;;;;False;1796;1270;1133;False;;0;0;0;0;8;1;True;True;
1785;4370188;B1578;I;A3;F961;4-Bit Sync Binary Counter with /Reset;;;333;362;;0;F961_61_11_in4;F961_61_11;in4;False;2959;1791;1133;False;;0;0;8;1;0;0;True;True;
1855;4370188;B1608;I;CI;F521;1-Bit Full Adder ;;;383;365;;0;F521_91_11_ci;F521_91_11;ci;False;3626;1926;1133;False;;0;0;8;1;0;0;True;True;
1930;4370188;B1882;I;A2;F961;4-Bit Sync Binary Counter with /Reset;;;333;396;;0;F961_61_13_in3;F961_61_13;in3;False;3148;2049;1133;False;;0;0;8;1;0;0;True;True;
1998;4370188;B1723;I;B;F521;1-Bit Full Adder ;;;241;399;;0;F521_54_12_inb;F521_54_12;inb;False;3270;2128;1133;False;;0;0;8;1;0;0;True;True;
2060;4370188;B1882;I;A3;F961;4-Bit Sync Binary Counter with /Reset;;;333;430;;0;F961_61_13_in4;F961_61_13;in4;False;514;2155;1133;False;;0;0;8;1;0;0;True;True;
2147;4370188;B1875;I;B;F521;1-Bit Full Adder ;;;241;433;;0;F521_54_13_inb;F521_54_13;inb;False;1783;2277;1133;False;;0;0;8;1;0;0;True;True;
2307;4370188;B2027;I;CI;F521;1-Bit Full Adder ;;;235;467;;0;F521_54_14_ci;F521_54_14;ci;False;161;2444;1133;False;;0;0;8;1;0;0;True;True;
2309;4370188;B2027;I;B;F521;1-Bit Full Adder ;;;241;467;;0;F521_54_14_inb;F521_54_14;inb;False;256;2445;1133;False;;0;0;8;1;0;0;True;True;


log0 a log1_1 az log1_6 je kompletni seznam kam se v cipu dava log0 nebo log1. Nejrychle se to da zjistit z cesty_cesty.txt a hledat "log".


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 12.06.2019, 09:24 
Offline
Pan Štábní

Registrován: 11.11.2013, 10:29
Příspěvky: 1198
Has thanked: 359 times
Been thanked: 304 times
Panda38: prosim, mohl by jsi mi vygenerovat obrazky pinu, ktere jsi delal (viz priloha) tak, aby pres neho byl prolozeny rastr souradneho systemu? Pri prekreslovani jsem narazil na problem s presnym umistovanim jednotlivych struktur. Rastr pro kresleni je jeste jemnejsi (1grid = 8bodu) a jednotlive struktury nejsou moc symetricky rozlozene. Idealni by bylo, pokud to jde, nejak hodne zvysit kontrast a prolozit treba rastr po 4 bodech (polovina gridu). Obcas si to vytisknu na A3, abych to dobre videl.
Jeste resim, kde udelat delici rovinu mezi piny, ale asi bych je udelal s castecnym prekryvem. Snad to nebude nicemu vadit.
Jeste jedna prosba, mohly by ty obrazky byt s max rozlisenim, co jeste dava nejaky smysl?
Pozn. prehledovy obrazek 'piny.jpg' je taky moc pekny, kdyby tak byl ve vetsim rozliseni. Tisknul jsem si ho na A4/A3 a uz je to dost rozmazave ;-)


Přílohy:
IN-OUT_popis.jpg
IN-OUT_popis.jpg [ 112.25 KiB | Zobrazeno 7043 krát ]

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 12.06.2019, 11:33 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 24.05.2018, 22:32
Příspěvky: 1972
Bydliště: Most, Praha
Has thanked: 863 times
Been thanked: 697 times
Přehledový obrázek s piny v měřítku 1:4 https://www.uschovna.cz/zasilka/NMNMN8LRBG8SLXDG-7W3/

Rastr bude asi problém, má to jiný rastr než vnitřní struktury tak nevím co na to napasovat. Piny nemám dělané přesně, jen tak nějak vyříznuté ručně z obrázku. Zkusím, ale nevím zatím co s tím.

EDIT: Dívám se že tam mám možnost vygenerovat přehledový obrázek se sítí pro buňky, prodlouženou i na IO piny. Jestli by tohle pomohlo? Buňky v pinech mají jemnější síť než vnitřní buňky, ale asi bych ten generátor teď už ani neuměl upravit na vykreslení jiné sítě.

Takhle můžu přegenerovat celkový obraz sestavy (větší měřítko než tady), se sítí stejnou jako je síť pro buňky, jestli by to stačilo?
Příloha:
sit.jpg
sit.jpg [ 41.24 KiB | Zobrazeno 7032 krát ]

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 12.06.2019, 12:55 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 24.05.2018, 22:32
Příspěvky: 1972
Bydliště: Most, Praha
Has thanked: 863 times
Been thanked: 697 times
Přehledový obrázek se sítí podle vnitřních buněk, měřítka 1:4, 1:8 a 1:16: https://www.uschovna.cz/zasilka/NMYLKGCAAUL4UZDS-55V/

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 12.06.2019, 13:36 
Offline
Pan Štábní

Registrován: 11.11.2013, 10:29
Příspěvky: 1198
Has thanked: 359 times
Been thanked: 304 times
Myslim, ze je to vyborne, moc diky. A rychlost je primo perfektni ;-) Ten jemnejsi rastr asi zkusim jen tak priblizne, hlavne aby to vyhovovalo drc v magicu.
Nakresleni pinu je dulezite spise pro dokumentaci celeho tohoto reverzniho procesu, ale proc by to nemohlo byt +- presne. Hlavni je dodrzet pripojna mista se stredem cipu, aby to bylo 'vodive' pro export do spice.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 13.06.2019, 23:23 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Kód:
module IORQM1RD ( nRD,nIORQ,nM1,p4880193,p450059,p490125,nJOY )

wire loc100; // p230125

input nRD;
input nIORQ;
input nM1;
input p4880193;

output p450059;
output p490125;
output nJOY;

F100 B0456( .a(nIORQ), .q(loc100) ); // Inverter 1-Input
F302 B0457( .a(loc100), .b(nM1), .q(p450059) ); // 2-Input NAND gate
F202 B0462( .a(nRD), .b(p450059), .q(p490125) ); // 2-Input NOR gate
F302 B1024( .a(p490125), .b(p4880193), .q(nJOY) ); // 2-Input NAND gate

endmodule

Takhle ted exportuji svoje data. U wire prejmenovavam cesty na kratsi jmeno a do komentare davam puvodni jmeno cesty. Na podobne moduly bych chtel rozdelit cely GDG. Kazdy modul by resil malou cast obvodu. Takto by se dalo postupne popsat cely obvod. U funkcnich bloku davam do komentare popis bloku aby to bylo rychle citelne pro cloveka.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 14.06.2019, 07:57 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 16.03.2017, 11:36
Příspěvky: 1493
Bydliště: Kósek vod Brna
Has thanked: 101 times
Been thanked: 112 times
Jakou k tomu používáš automatizaci? Nebo je to čistě ruční práce?

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 14.06.2019, 15:24 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
microlan píše:
Jakou k tomu používáš automatizaci? Nebo je to čistě ruční práce?


Microlane tak konecne jsem zpet doma. Na dovolene jsem na "cisty" pocitac dal Visual Studio 2019 co je zdarma. Na nem jsem vyzkousel zda vse funguje. To co jsem potreboval fungovalo a hlavne jsem udelal dalsi "using", ktery budu schopen pripadne oddelit od puvodniho kodu. V tomto kodu jsem pouzil jina jmena pro klicove veci a ted to umi nacist data a ulozit je. Soucasne umi zobrazit cestu do tvaru co pouzivam. Pak to umi udelat automaticky to co vidis v minulem prispevku. Z jednoho sloupce bere vsechny funkcni bloky co jsou oznacene - v nasem pripade IORQM1RD a pro ne udela System Verilog kod.

Cele si to predstavuji tak, ze jedna rutinka se zepta na cislo cesty a najde out pro tuto cestu. Pak se rekne cislo "urovne". To znamena do jake hloubky se ma rutinka zanorit. Toto vyda textovy soubor ktery budu desifrovat. V tomto souboru necham jen ty radky ktere budu chtit nacist a jina rutinka je nacte a prave tyto funkcni bloky oznaci ze patri nejakemu modulu. Dalsi rutinka projde vsechny moduly a vytvori pro ne verilog kod, to uz nebudu delat rucne, to bude delat program. Ted to dela program jen pro jeden modul ale neni problem to rozsirit.

Kdyz to reknu jinak, tak kazdemu funkcnimu bloku (je jich 4104 - ale rada se nepouziva) priradim jakemu modulu patri. Pak program sam vytvori verilog kod. Kazdy funkcni blok bude patrit nejakemu modulu (skupine funkcnich bloku).

Jinak jmena vystupu ted pouzivam takove aby to bylo kompatibilni se souborem defgate.sv co vytvoril Venca.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17.06.2019, 13:56 
Offline
Kecálek

Registrován: 10.10.2014, 10:40
Příspěvky: 89
Has thanked: 3 times
Been thanked: 48 times
Ahoj Radku, stahnul jsem si z tveho webu verzi data20190609. Upravil jsem parser podle novych pravidel. Vsimnul jsem si, ze mas novou konvenci pojmenovani portu u jednotlivych elementu, ktera vychazi z Vaskovych definic. Mas tam vsak jednu odlisnost: F961 ma u Vaska vystupy CO0 - CO1, zatim co ty to indexujes jako CO1 - CO4.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17.06.2019, 21:10 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Chaky urcite to zmenim a bude to podle Vaska. Jak jsem jiz psal chci pouzivat vas defgate.sv.

Jinak jsem u sebe zavedl soubor alias.txt a sem pisi jine jmeno pro cesty. Zatim to jen zkousim ale vypada to na dobrou cestu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 03.07.2019, 21:59 
Offline
Pan Generální

Registrován: 19.07.2013, 15:54
Příspěvky: 2723
Has thanked: 144 times
Been thanked: 422 times
Tak konecne je trosku casu abych napsal co delam v tomto projektu.

Ted se zameruji na to v cem budu Verilog (VHDL) kod kompilovat. Je to casove narocna cinnost. Strasne zalezi na rychlosti pocitace. Vlastni kompilace trva klidne i v radu minut a tak i po male zmene trva docela dlouhou dobu nez na realnem zeleze se to da otestovat (u hodne velkych projektu klidne v radu desitek minut :-) ). V zdarma lite verzi bezi program pouze v jednom vlakne a tak se nevyuzije cely vykon procesoru. Proto je vhodne v soucasne dobe pro to mit nejake vykonne I7 nebo radeji I9 na co nejvetsi frekvenci. Jako hdd je vhodne ssd disk, opet idealni primo na motherboardu. Proste pro lite verzi programu je nutny velky vykon pocitace.

Abych mohl testovat vice programu a kazdy v jinem realnem systemu jsem si nainstaloval VMWare. Pri tom jsem se stal expert pro telefonickou aktivaci windows :-). Napr. do jednoho W7 planuji instalovat sw podle navodu od Chakyho.


Dalsi dobra zprava je, ze jsem nahodou narazil firmu QMTECH. Ma zajimave desky. Jedna mne zaujala.
https://www.ebay.com/itm/QMTECH-Xilinx- ... SwGjtcZ9dL . Koupeno ale na aliexpress.com - maji tam lepsi cenu. Ma ethernet vystup a je pro to i ukazkovy sw. Co je zajimave na teto desce je, ze ovladani neni pomoci Linuxu ale pomoci stavoveho automatu co umi posilat udp pakety. Dokumentace je jen z 10% v cinstine a je to obecne citelne. Kdyz by to opravdu umelo posilat data rychlosti pres 100Mbps tak by to byl velky posuv. Uplne by to otevrelo nove moznosti.

Dve zakladni moznosti pouziti jsou:
1) logovaci stroj s ukladanim do pocitace. To by strasne pomohlo snimat signaly uvnir realneho sharpa a verifikovat funkci GDG v HDL. Podle mych propoctu se muzeme dostat pri dvojnasobnem snimkovani nez je frekvence CLK, pro 50 signalu na 44MB/s, coz by se mohlo jeste bezproblemove zpracovat.

2) sitovy scandoubler - jinak receno vycitani obrazovky a posilani surovych dat pres sit do PC kde by se to zobrazovalo. Ocekavany provoz by byl u Sharpa MZ800 cca 100Mbps. Ale jiste po male optimalizaci by se to snizilo. Ale uz tech 100Mbps by bylo pouzitelne pro lidi na optickych kabelech a zcela bezproblemove na domacich sitich.


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1488 ]  Přejít na stránku Předchozí  1 ... 69, 70, 71, 72, 73, 74, 75 ... 100  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 2 návštevníků


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz