OldComp.cz

reakce na Velesoftum prispevek

1) MB02 bych uz radeji nestavel z hradel
-osobne si myslim ze uz je to na FPGA. Treba pres obousmerne citace by slo nahradit ty kondenzatory co urcuji cas spusteni motoru. Dosti by to usnadnilo navrh. Bylo by to vice digitalni.

2) RTC klidne pouzit nejake male levne dostupne SPI
-radeji bych videl puvodni chip. SW by se to melo ovladat uplne stejne.

3) baterii bych zdvojil, takze pri vymene baterie bude jedna z nich stale funkcni a ramka ani RTC neztrati data.
-proc ne. Propojit to paralelne ale pres nejake schottkyho diody by mohlo byt ok. Urcite ale tam dat specialni chip na prepinani bat-napajeni, neco jako ADM691N

4) SRAM pamet osadit rovnou 512kB a ne jako u MB02, kde je patice pro 128kB SRAM + dalsi signaly privedene z desky....
-mozna bych tam dal M48Z2M1Y-70PL1. K cemu ale tolik pameti? Vyuzije se to?

5) romku nahradit beznou flash rom s pinoutem az pro 512kB
-urcite

6) DMA reset dodelat
-urcite, plus pull-up co tam jeste neni. Take pripojit M1.

7) IDE primo na desku
-souhlas

8) pouzit 82C55 v PLCC (je mensi) a rychlejsi verzi (pojede i v 7MHz CPU rezimu na HARLEQUINu) a mozna bych zvolil znacku INTEL, ktera ma u 8255 citelny i konfiguracni port 127 (jine to neumi)
-dobry napad

9) zlepsit dekoder portu. To co je tam ted, zabira(blokuje data) celou radu nepouzitych portu.
-fpga by to umelo i dynamicky menit

10) mozna pridat tlacitko reset CPU (aby se zresetoval pouze pocitac a nikoli MB02). To vyzaduje napriklad RESIDOS.
-proc ne. Treba MNI bych udelal tak aby to nebylo bezne hradlo ale OC aby i jina karta to mohla vyvolat.

11) neco s tim udelat, aby sel pro FDD pouzit bezny krizeny kabel. Ten plochy 1:1 se neshani snadno.
-podle mne bezny kabel z PC bude fungovat

12) doplnit moznost vypnout 8255, preci jen tento cip uz jine pocitace obsahuji a i jine kempstony s ni koliduji.
-urcite

Mozna by nebylo na zavadu tam dat i patici pro CPU nebo alespon o tom uvazovat jako o externi karte. Ono je mozne, ze by toto se dalo pouzit i jako pocitac. Pouziti ZX pouze jako klavesnici je asi kacirska myslenka ale i toto je mozne. Nahrazek ZX je uz ted hodne ale cesta realnych obvodu neni tak casta. Treba ja bych byl pro nedavat tam tolik ruznych obvodu ale dat tam 74hct245 a to i do mist kde to neni uplne logicke. Ted ma original 3 typy soucastek a pritom by tento jeden typ by sel pouzit.
Jinak jsem take pro 3 az 4 desky. Snizi se tim pocatecni naklady.

Jinak DMA bych nechal napajet z ZX. Ostatni obvody bych napajel ze zdroje pro desku. 74HCT245 bych nechal v Z stavu po dobu nabihani napajeni ZX. Az pak by se povolila komunikace na sbernici. Po zapnuti by FPGA naslouchalo signalu INT a podle toho by zjistilo ze ULA uz bezi a bylo by mozno FPGA presne zasynchronizovat s Ulou.

FYI tohle vsechno by zrejme slo implementovat v jednom svabu, jako to mam v ZX-UNIPERu
viewtopic.php?f=39&t=3761
https://github.com/pavkriz/zx-uniper/

Jediny problem je, ze STM32F7 ma max. 512kB RAM (realne pro potreby periferie tedy spis jen 256kB). Ale az letos budou ke koupi STM32H7, tak v nich je minimalne 1MB, tedy 512kB pro emulovanou periferii (MB02) by nemel byt problem.

Za taketo otazky by sa malo zatvarat Samozrejme ze vyuzije. Ja mam na svojej MB02 512kB ram a vyuzil som to. Ale aj keby nas hned teraz na pockanie nenapadol ziadny konkretny dovod, neznamena to ze sa nenajde vyuzitie v buducnosti. A vzdy je lepsie si povedat "No, zatial som to nevyuzil" nez "Teraz to potrebujem vyuzit ale nemam to..."

Busy jsem rad ze velikost pameti beres s nadhledem. Urcite jsi uz slysel "640K ought to be enough for anybody". Jaky port by jsi pouzil na strankovani pameti vetsi nez 512 KB aby byla zachovana zpetna kompatibilita? Mozna by sel pouzit vyvod IO20/14 co ma port 0xx00111. Mas nejakou ideu?

Co se tyce STM, tak jeste nejakou dobu bude trvat nez projekty budou zcela bezproblemove. Ono to neni az tak trivialni to posadit na sbernici. Az bude dalsi OC Party tak se zaposlouchejte o cem se bavi Sharpisti a co resi.

Protoze jen STM vse nevyresi, tak se vymyslel Zynq, kde jsou dva procesory a hradlove pole. To je to co postupne vse nahradi. Ale i toto je zatim budoucnost. Ale mame se na co tesit.

Rad bych stavel neco ze Zynqu nebo podobnych svabu, ale 1) je to drahe 2) neni to v pouzdru pro bastlire 3) nema to v sobe dost velkou RAM 4) neni to 5V tolerant.
Osobne si nemyslim, ze se v oblasti periferii pripojenych do doboveho ZX Spectra dockame nejake revoluce (co se tyce soucastkove zakladny). Progr. hradlovych poli, ktera jsou 5V tolerant je cim dal min a level-shiftery zbytecne komplikuji a prodrazuji cele reseni.
Proto vidim nadeji v tom STM, ktere je schopno v roce 2017 vyrobit novy vykonny mikrokontroler s furou RAM a hlavne 5V tolerant + LQFP pouzdro.
Ale nechci diskusi v tomto vlakne odvadet od tematu - chcete-li, diskutujme v viewtopic.php?f=39&t=3761 .

U MB02+ je to takhle pri zapisu na port 23 takto:

D7-D0
====

00xxxxxx - odpoji MB02 pamet
01xAAAAA - nastrankuje ramku az 512kB (16kB stranky adresovane bity D0-D4 = 32 stranek)
10xAAAAA - nastrankuje romku az 512kB (16kB stranky adresovane bity D0-D4 = 32 stranek)
11xAAAAA - tato kombinace D6+D7 na MB02+ muze zpusobit autoreset, zalezi jak je MB02 naswitchovane, myslim, ze to jde vypnout.

A prave tady bych videl mozne vyuziti. Posledni kombinace muze bud pripojit druhych 512kB ram, nebo tento "port" vyuzit tak, ze pomoci bitu D0-D5 muzeme menit nejakou konfiguraci, vybirat bloky 512kB ram klidne az do tech 2MB. A nebo pro jistotu pouzit nejaky uplne jiny port (bity D0-D1 mohou vybirat jeden ze ctyz 512kB bloku ram)

_________________
http://velesoft.speccy.cz/

Dik za vysvetleni. A nejake hradlo jako 74hct04 by nemohlo delat invertor? To ma rozkmit 5V a tak splnuje podminku pro hodiny pro DMA.

Jasne, poznam, a plne s touto hlaskou suhlasim. 512kB na MB02 + 128kB hlavnej pameti v ZX Spektre dava dokopy 640kB, a naozaj, tychto 640kB mi doteraz na vsetky ZX napady uplne postacilo. Takze Bill Gates ma v tomto absolutnu pravdu

Dokonca (taka pikoska) - raz som riesil ako co najrychlejsie abecedne zoradit adresar dlhy (az) 65536 suborov s osem-znakovymi menami (bolo to este v case msdosu). A prave 512kB je kapacita, kde si mozem nacitat do pameti naraz vsetky mena a zoradovat ich
Pokial je poziadavka na spetnu kompatibilitu, tak potom nie je co riesit a treba pouzit jedine port 23 tak ako ho ma MB02.
Kombinacia 11xxxxxx nie ze moze, ale vzdy aj generuje reset, je totiz priamo schvane na to navrhnuta.

Inak strankovanie po celych 16kB je sice pouzitelne, ale strankovanie osobitne po dvoch 8kB oknach (na sposob DivIDE) je z hladiska software ovela praktickejsie - v jednom 8kB okne moze bezat soft ktory ma potom lubovolny pristup do zvysku pameti cez druhe okno. Takze okrem vyssie popisaneho portu 23 (00010111) kvoli kompatibilite by som este zaviedol dalsie dva porty, aby sa kazde 8kB okno dalo strankovat cez svoj vlastny port. Napriklad:

Adresy portov (ako port 23 ale zmenene A5,A6):
00110111 = strankovanie pre dolnych 8kB #0000-#1FFF
01010111 = strankovanie pre hornych 8kB #2000-#3FFF
01110111 = udaj by sa zapisal na oba porty naraz (soft mimo dolnych 16kB by jednym OUTom mohol pristupovat vsade)
Cislo poslane na port by bolo priamo cislo 8kB stranky z nejakej velkej pameti. 256 moznych stranok * 8kB = schopnost takto adresovat az pamet do kapacity 2MB.
Pri poslani udaja na oba porty naraz by sa udaj pre hornych 8kB mohol interne inkrementnut.

Tak to jsem mel v DIVIDE memory upgrade. Jedno male CPLD pridalo MB02 rezim na portu 23 a v nem byla pamet dale delena/strankovatelna po dvou 8kB blocich oddelene.

dokumentace zde:
http://velesoft.speccy.cz/other/divide_upgrade-velesoft.doc

_________________
http://velesoft.speccy.cz/

Eagle schema nikdy neexistovalo. Bylo jen schema, ktere je nascanovane na 4 dily a podle nej to pred lety nekdo prevedl na ono nove schema, ktere mam na webu. Akorat do dnesni doby toto "prevedene" schema proslo radou oprav, protoze bylo puvodne hodne nekvalitni a s chybama. Tak jako tak, schema se vzdy sirilo jen jako obrazek.

_________________
http://velesoft.speccy.cz/

Skoda ze to neni v Eagle ale takovy je zivot . I za obrazek jsem vdecny.

Muj nazor je ze u IO22D by mel byt nejaky pull-up resistor a take i u IO22B. Take jsou prohozene privody u IO20, takto by se to nikdy neaktivovalo. Baterie je nakreslena obracene. Na ruznych mistech napr. u IO23 je napsano PORT 000100XX ale protoze /ENP je presne definovano, tak spravne ma byt napsano PORT 00010011.

Take mi trosku vadi (neni to chyba), ze napr. odpor R29 je 330R a takto ma 8x vetsi proud nez vedlejsi /WRP. Ono totiz tato sbernice je konstruovana tak ze vsude maji byt stejne proudy. Osobne mam dobrou zkusenost s odporem 1k2, coz je i velikost kterou autor MB02 dal na vstup HDIN.

Najnovsia verzia schemy je ale podla mna ta, co je u mna na webe (v2.2):

http://z00m.speccy.cz/pics/schematic-mb-2.png

_________________
To err is human, but to really foul things up requires a computer.

Na reálné fotce osazeného MB02, kterou mám k dispozici, jsou oba obvody 74LS20. Měly by být funkčně totožné. LS verze má nižší spotřebu (Low power) a Schottky na vstupech, takže zvládne vyšší rychlosti. Co se týče otevřeného kolektoru, nechaného volně, tak problém nevidím. Není to nic proti ničemu. Důležité je aby nebyly v luftě vstupy nevyužitých hradel, pokud tam nějaké jsou.

Pcmaker ale problem je ze napr. IC24A co dela #/C je ten, ze 06 je otevreny kolektor a kdyz neni pripojena na vyvod zadna FDD, tak je 7406 schopna pouze uzemnit signal ale ne nastavit korektni log1. To je hazardni stav co muze mit vliv na IO7420. Kazdy otevreny kolektor potrebuje pull-up, pres to nejede vlak.

Mimochodem ve schematu je jak 74ls06 tak 7406. Coz sice nicemu nevadi. Jen je potreba schanet vice druhu obvodu. Osobne tam dam na obe mista 74ls06.