OldComp.cz
http://oldcomp.cz/

GDG foto cipu
http://oldcomp.cz/viewtopic.php?f=133&t=6911		 Stránka 34 z 100
Autor:  microlan [ 23.01.2019, 05:52 ]
Předmět příspěvku:  Re: GDG foto cipu
Protože je použita ta varianta s epitaxní vrstvou?
Autor:  Mikes21 [ 23.01.2019, 08:19 ]
Předmět příspěvku:  Re: GDG foto cipu
To si prave nemyslim. IHMO je pouzity P substrat a nadotovany pro P tranzistor vrtvou, ktere rikaji nwell. Ostatne okoli tranzistoru P je na fotkach videt. Ale logiku ma i to pripojeni N tranzistoru na substrat (tzn. GND) aby 'neplaval', coz se asi ted deje.
Poznamka, ze simulator nereaguje realne je spatna. I to demo z uvodni stranky je s pouzitim epitaxni vrstvy, proto je to o necem jinem. Spise nevim, jak magic presvedcit, aby propojil Vcc a Gnd se substratem.

To bude nejaka drobnost, kterou jsem prehlednul a kdyz to doplnim, tak se to 'okamzite' rozbehne. A na to se tesim ;-)
Autor:  microlan [ 23.01.2019, 08:36 ]
Předmět příspěvku:  Re: GDG foto cipu
A ty rámečky okolo buněk
máš definovány jak?
Autor:  danhard [ 23.01.2019, 13:45 ]
Předmět příspěvku:  Re: GDG foto cipu
V každém případě musí být substrát, nebo ta izolační vana vyvedena a mít potenciální vztah vůči S a D.
Takže budˇ spojená s S, pak je D jasně určeno, nebo podle polarity vany s GND, nebo VCC.
Izolační vana, nebo substrát dělají proti kanálu S_D parazitní diodu, JFET.
A celkově n-well proti p-substrátu dělá diodu taky, když dáš brouka obráceně, tak ho ani ampéra ze zdroje nezničí :D
Autor:  Mikes21 [ 23.01.2019, 16:08 ]
Předmět příspěvku:  Re: GDG foto cipu
Souhlas, zatim to okoli (izolacni vana ?) mam definovane jen u horni casti hradla, tam kde jsou P tranzistory. V okoli N tr. jsem na fotce nic nevidel, tak tam nic nemam. Ted jsem zkousel dat do okoli N tr. pwell podle demo obrazku, ale na simulator to nejak nema vliv. Finta bude nekde jinde.
Ale pokud je izolacni vana to okoli na fotce okolo kazde bunky, tak to je spojene s danym potencialem v kazdem bode krizeni. Ted me tak napadlo, z jakeho je to vlastne materialu? To okoli bunky.

Přílohy:
F631_D-Type_Flip-Flop_C2.jpg
F631_D-Type_Flip-Flop_C2.jpg [ 194.58 KiB | Zobrazeno 4962 krát ]
Autor:  microlan [ 23.01.2019, 16:19 ]
Předmět příspěvku:  Re: GDG foto cipu
Já si myslím, že je to u NMOS p+ a u PMOS n+. Tak jak je to uvedeno v obrázku o 8 příspěvků výše
Autor:  microlan [ 23.01.2019, 19:58 ]
Předmět příspěvku:  Re: GDG foto cipu
Tak trochu pátrám po magicu a ....


http://pages.hmc.edu/harris/cmosvlsi/4e/electriclabs/Lab1.pdf

A podle tohoto obrázku nám známé NAND se to musí zadávat trochu jinak do toho programu, než jak je to vyfoceno na čipu. Hlavně aktivní vrstva asi není dobře vodivá a musí být přeplátována vodičem v celé délce kontaktu. Viz obr.

...a našel jsem Electric, takže tam to asi mají jinak

Přílohy:
nand2in.png
nand2in.png [ 321.09 KiB | Zobrazeno 4948 krát ]
Autor:  microlan [ 25.01.2019, 05:02 ]
Předmět příspěvku:  Re: GDG foto cipu
Tady je export F631 z Magic do formátu .spice , který vytvořil Mikes21, dokáže to někdo zobrazit jako schema? Třeba danhard ?

Přílohy:
F631_test.zip [1.93 KiB]
322 krát
Autor:  Mikes21 [ 25.01.2019, 09:45 ]
Předmět příspěvku:  Re: GDG foto cipu
Export do spice je jen ten jeden soubor (pripona .spice). Soubor priponou .ext je expandovany vystup hradla z magicu a pripona .sim je export do simulatoru irsim.
Jeste chci vyzkouset ngspice, ale zatim s nim neumim delat, tak uvidime.
Autor:  microlan [ 26.01.2019, 23:09 ]
Předmět příspěvku:  Re: GDG foto cipu
Jak máš v magic nastavený rozměry?
Autor:  microlan [ 27.01.2019, 19:16 ]
Předmět příspěvku:  Re: GDG foto cipu
Další tip pro Mikeš21

V manuálu jsem našel vrstvy č. 39 a 43 což jsou PMOS a NMOS floating gate, které by se použily místo klasických nfet a pfet u těch přepínačů

//teď mě napadá, že u toho pffetu se vrstva jmenuje také doubleptransis, jestlipak by to nebylo vhodné pro všechny buňky, protože jsou to dvojité tranzistory, vlastně také plovoucí a jen externím připojením se definují S a D
Autor:  microlan [ 28.01.2019, 00:15 ]
Předmět příspěvku:  Re: GDG foto cipu
Znáte tohle? Nejlépe shlédnout demonstracni video. Pokud by Mikeš vyexportoval spice, tak vše ostaní už by bylo jednodušší

http://www.concept.de/SpiceVision.html
Autor:  microlan [ 28.01.2019, 09:01 ]
Předmět příspěvku:  Re: GDG foto cipu
Další poznatky, analyzoval jsem syntaxi pro SPICE. Uvedu jeden příklad

Kód:
M1004 Vdd C_0/mux2a C_0/mux1a w_n8_71# pfet w=48 l=2 +  ad=0 pd=0 as=0 ps=0


prvních 6 parametrů je pro nás nejdůležitější

NAZEV nodD nodG nodS nodB typ_součástky

Zajímáme se zejména o to, kam je připojen Bulk, tady to píše "w_n8_71#" co to je? Mělo by to být přece připojeno na Vdd, nebo ne?

protože nfet je správně na Gnd, sice nevím proč jsou GND a Gnd...

Kód:
M1015 C_0/mux2a C_0/mux1x GND Gnd nfet w=48 l=2 +  ad=672 pd=220 as=0 ps=0


Ještě při prohlížení dat pro simulátor magicu, tam mají jen 3 vývody fetů a k w_n8_71# je vypočítána kapacita vůči Vdd, čili to rozhodně není spojeno.


Zdroj
Autor:  Mikes21 [ 28.01.2019, 10:59 ]
Předmět příspěvku:  Re: GDG foto cipu
microlan píše:
Zajímáme se zejména o to, kam je připojen Bulk, tady to píše "w_n8_71#" co to je? Mělo by to být přece připojeno na Vdd, nebo ne?

To je zpusob, jak magic cisluje nepojmenovane spoje. Neco jako wire_cislo a souradnice x_y. Da se podle toho dohledat spoj na cipu. Je to vzdy levy spodni roh.
Autor:  microlan [ 28.01.2019, 12:15 ]
Předmět příspěvku:  Re: GDG foto cipu
Citace:
Je to vzdy levy spodni roh.


tak do toho místa musíme přivést Vdd nějakým prokovem
Stránka 34 z 100 Všechny časy jsou v UTC + 1 hodina [ Letní čas ]
Powered by phpBB® Forum Software © phpBB Group
http://www.phpbb.com/