OldComp.cz http://oldcomp.cz/ |
|
GDG foto cipu http://oldcomp.cz/viewtopic.php?f=133&t=6911 |
Stránka 89 z 100 |
Autor: | Mikes21 [ 01.06.2020, 14:21 ] |
Předmět příspěvku: | Re: GDG foto cipu |
No, v Sharpovi muze drzet WAIT jedine GDG. Takze by stacilo dat "set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nWTGD"? To vyzkousim. To znamena, ze defaultne je ON nebo "As output driving Vcc"? |
Autor: | suksoft [ 01.06.2020, 14:28 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Kluci moje prispevky jsou rozhodne k veci. Ja osobne to smeruji k tomu abych zverejnil vysledek prace pro ostatni. To v soucasne dobe znamena, instalace Vivado 2028.2 bez service packu. Nemam uplne hotove GDG, tak z 95% to mam zmapovane. Vysledek bude, ze kdokoliv z vas si nainstaluje Vivado (Webpac je zdarma). Pak do root adresare c:\fpga_projects se rozbali zip a spusti spravny soubor. Nasledne stiskne tlacitko syntezy a pak implementace. Pak uz jen si vybere spravnou cast GDG a necha si zobrazit prislusne schema. Vse relativne jednoduche. Prumerny uzivatel by to mel zvladnout. V soucasne dobe tam mam bohuzel navic VGA radic. Take tam ted davam ostatni obvody uvnitr MZ800. Pujdu cestou emulatoru MZ800. Takze kdyz to ted zverejnim, tak to bude trosku neprehledne. Cele to ma vcetne cache souboru cca 300MB. 500MB vcetne zaloh souboru. Jinak co se tyce Quartus, tak co vim, ten v licenci zdarma neumi prekladat paralelne. Ale pri zapnuti "smirovani" (feed back) se to spusti. Mne to nevadi, stejne to spoustim ve virtualnim stroji. Mimochodem muj projekt jsem rozjizdel na Quartus a jeste nejakou dobu jsem to udrzoval aby to tam slo prelozit i zde. Ted uz to bude horsi, uz zacinam vyuzivat specialnich funkci Xilinxu ale i tak to pujde. Jen se bude muset udrzovat urcity kod 2x. Kdyz alespon 5 lidi co tomu rozumi budou mit zajem tak zverejnim (mezi)vysledky uz ted. |
Autor: | suksoft [ 01.06.2020, 14:39 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Mikes21 píše: No, v Sharpovi muze drzet WAIT jedine GDG. Takze by stacilo dat "set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nWTGD"? To vyzkousim. To znamena, ze defaultne je ON nebo "As output driving Vcc"? CPLD by nemelo mit zapnuty pull up resistor. To dela odpor uvnitr Sharpa. Dve veci muzou pozastavit CPU. Jednak GDG a pak po nahrani prikazu do zvukoveho cipu se muze pozastavit cpu az na 32 taktu. Teoreticky muzes v monitoru udelat maly program a dat postupne do 0f2h: 9fh bfh dfh ffh A mezi outy delat alespon 8 nopu. Kdyz pak bude ticho, tak zde je problem. |
Autor: | nobomi [ 01.06.2020, 17:04 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Mikes21 píše: No, v Sharpovi muze drzet WAIT jedine GDG. Takze by stacilo dat "set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nWTGD"? To vyzkousim. To znamena, ze defaultne je ON nebo "As output driving Vcc"? Pull-up vadí maximálně té Alteře. Jak správně píše suksoft, problém je v tom výstupu, musí to být otevřený kolektor, protože na desce sharpa je propojený natvrdo s dalším otevřeným kolektorem a to je pin READY toho PSG. Mimochodem ve zdrojáku je krásný komentář: Kód: -- v puvodnim zapojeni je to open drain s kladnou polaritou na vystupu z GDG_core, my jej ve VHDL potrebujeme negovat nicméně zůstalo jen u komentáře, dál se používá signál jako push-pull výstup Takže tyto změny v GDG.vhd by měly pomoci: řádek Kód: --signal nWTGD : STD_LOGIC; nahradit řádkem Kód: signal s_WTGD : STD_LOGIC; před řádek Kód: GDG_core_instance: GDG_core PORT MAP ( přidat řádekKód: nWTGD <= s_WTGD when (s_WTGD = '0') else 'Z'; a řádek Kód: o_nWTGD => nWTGD, nahradit řádkemKód: o_nWTGD => s_WTGD,
|
Autor: | Mikes21 [ 01.06.2020, 20:55 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Tak tahle uprava hodne pomohla, vyresila zvuk. Uz nebruci a vsechny programy hraji jak maji. Co se take trochu spravilo je zobrazovani v 700 rezimu. Screenshoty prikladam. Tohle je boot: Příloha: a toto dump pameti D0000: Příloha: Zustava nejaky problem s citacem mikro-radku, coz se projevuje jejich zrcadlenim. |
Autor: | Martin8bity [ 01.06.2020, 22:03 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Super, to by člověk neřekl co udělá jedna kolize na sběrnici. Dobrá zpráva je, že znaky 3, 8, B, C, D, E a skoro i 0 jsou dobře )) Sorry, jsem si nemohl pomoct Zajímavý je, že jsou kromě toho otočení ještě posunutý všechny mikrořádky o 7 pixelů. První mikrořádek začne asi dobře, ale vykreslí se směrem nahoru, tj. vyleze na obrazovce dole a ještě jinde, protože tam je 24 znaků posun - 1000 vs 1024. Další řádek začne zase na správné pozici, ale zase se vykresli nahoru. Jak kdyby tam někde místo přičtení bylo odečtení adresy toho mikrořádku. |
Autor: | danhard [ 02.06.2020, 07:35 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Řekl bych, že to buď to čítá opačně, nebo je to invertované. Jak zobrazuje grafika ? nebo to vzniká při generaci znaku ? To bude zase někde nějaká negace navíc |
Autor: | suksoft [ 02.06.2020, 09:47 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Tak v noci jsem trosku pokrocil. Rozsiril jsem si sondy na celou adresovou sbernici a je videt ze romka se zpracovava. Rozchodil jsem i zapis do ramky a pak jsem se dostal az dovnitr rutiny ?TMST. Tam se samozrejme zaseknu, nemam definoveny 8253. Kluci muzete doporucit nejaky HDL emulator MZ700, ktery je dobre udelany a jsou k tomu zdrojaky? Zatim mam v hlave ze zmenim tuto cast romky at projdu az do monitoru. e82c cd0803 na 000000 e849 cd320a na 000000 e84c 3014 na 1814 e8b8 cd1800 na 000000 e8bb fe40 na 1840 pak bych asi udelal cerveny border at vidim nejakou zmenu na obrazovce ld a,2 ld bc,06cf out (c),a Take musim definovat spravne video ram - vlastni cip. Pak bych teoreticky mel videt modrou obrazovku. |
Autor: | Mikes21 [ 02.06.2020, 09:54 ] |
Předmět příspěvku: | Re: GDG foto cipu |
danhard píše: Jak zobrazuje grafika ? nebo to vzniká při generaci znaku ? Grafika se zobrazuje dobre, chyba je nekde v textovem rezimu pri generovani znaku nebo adresy do generatoru nebo citace mikroradku. Zatim ale nevim, ktere hradla ten citac a obvody okolo delaji. |
Autor: | Martin8bity [ 02.06.2020, 10:44 ] |
Předmět příspěvku: | Re: GDG foto cipu |
suksoft píše: HDL emulator MZ700, ktery je dobre udelany a jsou k tomu zdrojaky? Jestli dobre udelany, to nevim, spis trochu pochybuju, ale tady je implementace na MiSTer https://github.com/MiSTer-devel/SharpMZ_MiSTer Taky co vim, tak Michal Hucik ma MZ-800 v FPGA, jen mam pocit ze to nemel uplne vyladene, ale nejak mu to chodilo, muzes mu zkusit napsat, nevim jestli to tady cte. |
Autor: | danhard [ 02.06.2020, 12:13 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Generace znaku začíná adresou správně, ale čítá řádky nahoru, místo dolů. |
Autor: | nobomi [ 02.06.2020, 13:27 ] |
Předmět příspěvku: | Re: GDG foto cipu |
První mikrořádek je správně. Při počítání od 0 to zobrazuje (řádek=celý znak, mikrořádek=jeden řádek grafiky): 0.řádek, 0.mikrořádek = správně 0.řádek, 7.mikrořádek - špatně, má být 1.mikrořádek, ale správně vyhodnoceno, že se příště po 7.mikrořádku zvýší číslo řádku. 1.řádek, 6.mikrořádek 1.řádek, 5.mikrořádek 1.řádek, 4.mikrořádek 1.řádek, 3.mikrořádek 1.řádek, 2.mikrořádek 1.řádek, 1.mikrořádek 1.řádek, 0.mikrořádek 1.řádek, 7.mikrořádek 2.řádek, 6.mikrořádek ... atd. na konci 6 mikrořádků chybí, kde se paměť přetočí a o 24 znaků posunutý začátek videoram je vidět vpravo. Evidentně v tom falíruje akorát ta indexace mikrořádků, celé řádky jdou po sobě dobře. |
Autor: | Mikes21 [ 02.06.2020, 14:12 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Mozna provokace: byl by jsi schopen lokalizovat ten citac mikroradku v kodu? Mozna by pomohlo hledat podle hodin a jejich rychlosti, ktera vede do toho citace. Nebo jednotka dvojkoveho doplnku a spatne prepinany selektor. Jenze, proc by to tam bylo? Ale jak pisu - provokace. |
Autor: | microlan [ 03.06.2020, 06:56 ] |
Předmět příspěvku: | Re: GDG foto cipu |
Umíme obsah VRAM nějak dostat ven a zjistit jestli je špatně zapsaná, nebo se špatně vyčítá |
Stránka 89 z 100 | Všechny časy jsou v UTC + 1 hodina [ Letní čas ] |
Powered by phpBB® Forum Software © phpBB Group http://www.phpbb.com/ |