OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů

HVDOSdev2019!

Právě je 22 zář 2019, 01:49

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1167 ]  Přejít na stránku Předchozí  1 ... 72, 73, 74, 75, 76, 77, 78  Další
Autor Zpráva
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31 kvě 2019, 20:46 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 631
Has thanked: 85 times
Been thanked: 145 times
To je jen otazka case sensitive a to vetsina sw v teto oblasti neni. Psano striktne /KEY, nKEY a nkey je jeden a tentyz vyraz, ktery se sobe rovna. Tak jako D-Flip_Flop se rovna d_flip_flop.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31 kvě 2019, 20:51 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 631
Has thanked: 85 times
Been thanked: 145 times
:sharp: :sharp: :sharp:

chtel bych udelat takovy maly milnik, a nebo rekapitulaci k dnesnimu dni.

Panda po predchozi analyze hradel identifikoval a zdokumentoval vsechny typy okolnich pinu a priradil kazdemu jeho funkci.
Chaky napsal konvertory pro digitalni simulaci, predevsim pro VHDL. Napsal definice vsech hradel, takze se daji pouzit v simulatoru a taky ruzne testovaci funkce. Ted ladi pro Radka rutinu pro sjednoceni dat. Hledaji a snazi se odstranit ruzne rozdily a nejasnosti.
Momentalne v 'zaloze' Microlan dohledava a objasnuje kazdou nesrovnalost. Uz si pamatuje cely cip zpameti a obratem, aniz by koukal do pocitace, hlasi kde se co presne nachazi a co je potreba opravit.
Vasek se prokousava simulaci GDG a obcas musim zatajit dech, kdyz vidim jeho pokroky. Prosim, vydrz, sharpisti te sleduji.
Docela dost lidi to cele vice ci mene peclive sleduje a myslim, ze mnozi ani nestaci zirat. Obcas se ozve rana a treba nekteri ani netusi ktera bije. Mam pravdu?
:clap: :clap: :clap:
Chlapi, vsem patri ohromne diky a pochvala pred sharpackou komunitou, momentalne rozptylenou po nekolika republikach tohoto sveta. Pred nastoupenou jednotkou to bude (ta pochvala) urcite na nejblizsim Talskem mlyne (jeste neni na obzoru). Zaslouzili jste se nesmazatelnou ryhou do dejin sveta. (A pritom je to takova ...)

:sharp: :sharp: :sharp:
-----------------------------------------------------------------------------------------
Co bych rad, kdyby se povedlo v blizke budoucnosti.
Doladit rozdily vznikle prekreslovanim fotek cipu do elektronicke podoby.
Prozkoumat a zdokumentovat vyssi funkcni celky z cipu. Predevsim se jedna o Chip Selecty, fungovani vnitrnich registru (konfiguracni, mapovaci, adresove a dalsi). Obvody okolo VRAM, vcetne scroll registru a vytvareni obrazovych dat.
Ja bych se ted chtel zamerit na zkresleni vsech I/O pinu a jejich doplneni do elektrickeho zapojeni. Chtel bych pridat tri druhy hradel, IN, OUT a IN_OUT. Chaky, mohl by jsi mi napsat definici ve VHDL? Predevsim toho I/O - tri piny IN, OUT a DIR (nebo EN)
Urcite jsem na neco zapomel, tak to urcite taky udelat.
Zaroven bych rad, aby se to vsechno udrzovalo ve velice konzistentnim stavu. Tak aby jsme meli stale cestu od 'surovych' dat az do jednotlivych koncovych stavu. Myslim export(y) do VHDL, SystemVerilog (dale SV), s pridanim jednotlivych Test Bench az do fungujicich modelu v simulatorech. Cilem je paralelni popis cele funkce GDG ve VHDL/SV.
Chaky, az budes mit cas a silu, muzes kouknout na ten export do SV?

:sharp: :sharp: :sharp:
Tak a ted mi dosla slina, tak uz toho necham. Ale vy muzete klidne neco pripsat. Bude to ulozeno pro pristi generace.

Pekny vecer,
Mikes

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31 kvě 2019, 21:06 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Ahoj,

nejnovejsi verze parseru je zde a myslim si, ze umi predvadet docela zajimave veci :) https://www.ordoz.com/gdg2vhdl/4.0/

Mikesova data ( testGDG_mod.spice a testGDG_mod_exp.txt), pripadne optimalne Radkova data (cesty_blok.txt):

- syntaxni a elektricka kontrola dat
- vystup do plneho, nebo zjednoduseneho VHDL
- vyhledani zdroju k libovolnemu netu

Mikesova data je potreba nacist vzdy - mam je jako referencni. Pokud se pres -r nactou radkova data, tak se pak vsechny vyse zminene operace vykonavaji nad nimi.

Pokud uz jsou nactena Radkova data, tak je navic mozne udelat dva typy porovnani obou modelu.

parts - projde porty vsech soucastek a vypise ty, ktere jsou napajeny z jineho zdroje
nets1 - podle Mikesova netlistu provede kompletni** porovnani jednoznacne identifikovatelnych cest *
nets2 - zdrojem je Radkuv netlist

* jednoznacne identifikovatelne cesty jsou vsechny, krom tech, ktere jsou napajeny z internich zdroju, protoze u Radka je nelze lokalizovat
** cesty vedouci do internich pinu neleze spravne kontrolovat, protoze u Radka tyto interni piny neumime jednoznacne identifikovat

Protoze se oba zdroje lisi cislovani zamenitelnych portu u nekterych soucastek, tak je mozne provest unifikaci dat pomoci -u:

none - data zustavaji v puvodni podobe (predpoklada se, ze je poradi portu shodne)
spice - vse se unifikuje podle Mikese
rsuk - vse se unifikuje podle Radka

V porovnavacich vystupech je vzdy zobrazena Radkova i Mikesova lokalizace.

Na konci porovnani parts je vypsana tabulka poctu rozdilnych soucastek a celkoveho poctu soucastek daneho typu.

Aktualni sumarni vysledky testu parts:
COMPARE CONNECTIONS DONE: 268 ERROR(S), 5103 OK
F100: 5/123
F101: 5/67
F104: 2/16
F105: 1/28
F111: 1/47
F112: 1/12
F114: 5/12
F202: 1/104
F204: 24/26
F303: 16/90
F304: 1/49
F421: 1/18
F423: 1/2
F424: 49/179
F433: 1/8
F434: 1/15
F601: 2/83
F615: 9/35
F635: 1/12

Aktualni sumarni vysledky testu nets1:
COMPARE NETS DONE: 68 ERROR(S), 9 IGNORED, 1910 OK


Takhle provedu porovnani nets1 + unifikaci na SPICE data

Kód:
./gdg2vhdl -r cesty_blok.txt -u spice -c nets1 >rozdily.txt



Takhle provedu porovnani nets1 + unifikaci na RSUK data

Kód:
./gdg2vhdl -r cesty_blok.txt -u rsuk -c nets1 >rozdily.txt


Kód:
gdg2vhdl, ver. 4.0
Usage:
  gdg2vhdl [OPTION?] - convertor of GDG spice files to VHDL

Help Options:
  -h, --help                                     Show help options

Application Options:
  -s, --spice=filepath                           source SPICE file (testGDG_mod.spice)
  -n, --nets=filepath                            source Netlist file (testGDG_mod_exp.txt)
  -o, --output=output_file                       output file - using stdout if is not set
  -l, --vhdl                                     create VHDL entity GDG_internal (default)
  -p, --path=net_name                            show path to destination net
  -e, --path-elements=net_name                   show elements of path to destination net
  -d, --vhdl-path=net_name                       create VHDL entity for destination net
  -v, --path-verbose                             path verbose mode
  -z, --optimized                                create optimized output (no buffers and use logic primitives)
  -m, --module-name=GDG_internal                 VHDL module name
  -i, --nonstop                                  non stop on connection errors
  -u, --unification=<none,spice,rsuk>            unification of port order
  -r, --rsuk=filepath                            load RSUK netlist
  -c, --compare-method=<parts, nets1, nets2>     compare RSUK and SPICE netlist


Aktualni rozdily

https://www.ordoz.com/gdg2vhdl/4.0/diff_nets1_spice.txt
https://www.ordoz.com/gdg2vhdl/4.0/diff_parts_spice.txt

Pokud necemu nebudete rozumet, tak mi zavolejte.

Michal


Naposledy upravil chaky dne 31 kvě 2019, 21:37, celkově upraveno 1

Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31 kvě 2019, 21:16 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Unifikator mam udelany takhle:
Kód:
        if ( ( GDGELEMENT_ID_F301 == elm->id ) || ( GDGELEMENT_ID_F302 == elm->id ) ) {
            if ( !rsuk_switch_part_ports ( part, "I1", "I2" ) ) exit ( 1 );
        } else if ( ( GDGELEMENT_ID_F303 == elm->id ) || ( GDGELEMENT_ID_F433 == elm->id ) ) {
            if ( !rsuk_switch_part_ports ( part, "I1", "I3" ) ) exit ( 1 );
        } else if ( GDGELEMENT_ID_F306 == elm->id ) {
            if ( !rsuk_switch_part_ports ( part, "I1", "I6" ) ) exit ( 1 );
            if ( !rsuk_switch_part_ports ( part, "I2", "I5" ) ) exit ( 1 );
            if ( !rsuk_switch_part_ports ( part, "I3", "I4" ) ) exit ( 1 );
        };



suksoft píše:
Mikesi jen jsem chtel to sjednotit. I ty pouzivas CLK a clk, takze to nemas v tvem projektu jednotne. Ale je mi to jedno kdyz to nechces sjednotit.

Chaky toto jsou funkcni bloky kde ocekavej jine zapojeni podle Pandy a podle Mikese.
301
302
303
306
F433 - hodne jinak zapojene


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 31 kvě 2019, 22:27 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 631
Has thanked: 85 times
Been thanked: 145 times
Takze, jestli to chapu dobre, tak zapis:
Kód:
Different power source on 'xF105_155_27' (B4102-150-26) @ I:
   NET F100_85_22_in => F105_153_27 @ OUT2
   NET 590467 => F105_153_27 @ OUT

znamena, ze je v definici F105 prohozene OUT a OUT. OUT znamena prvni vystup - negovany, OUT2 je druhy vystup, znamena 2x nagovany.
Potom:
Kód:
Different power source on 'xF433_16_25' (B3663-15-24) @ I2:
   NET F100_17_22_in => F641_13_26 @ OUT
   NET 870739 => F641_13_26 @ OUT2


ze F641 ma OUT prvni vystup - negovany, OUT2 druhy vystup, 2x negovany, pozitivni, ale za bufferem.

Takze to, prosim, prohod pri testu. Co pak zbyde?
Pak je tam jeste:
Kód:
Different power source on 'xF635_81_20' (B2966-78-19) @ I:
   NET F635_81_19_clk => F100_122_14 @ OUT
   NET const_VDD => const_VCC

to nevim. Jak mam ten zapis presne chapat? Ja Vcc nepouzivam. Drzim se zvyklosti pouzivat Vdd.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 01 čer 2019, 00:13 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Kód:
Different power source on 'xF105_155_27' (B4102-150-26) @ I:
   NET F100_85_22_in => F105_153_27 @ OUT2
   NET 590467 => F105_153_27 @ OUT


Vyse zmineny kus vypisu znamena, ze soucastka xF105_155_27 (B4102-150-26) ma port "I" pripojen u tebe na net s nazvem "F100_85_22_in", ktery ma zdroj napeti "F105_153_27 @ OUT2" a Radek ma tento pin pripojen na net s nazvem "590467", ktery ma zdroj napeti "F105_153_27 @ OUT" - duvodem k tomu proc parser krici je vzdy rozdilny zdroj napeti.

Nasledujici kus vystupu rika, ze ty mas 'xF635_81_20' (B2966-78-19) @ I pripojeno pres net NET F635_81_19_clk ke zdroji F100_122_14 @ OUT, zatom co Radek to ma pres pripojeno ke konstante "1" u niz u mne ruznyma bugfixama vzniknul net s nazvem const_VDD s Radkovym nazvem pinu const_VCC.

Kód:
Different power source on 'xF635_81_20' (B2966-78-19) @ I:
   NET F635_81_19_clk => F100_122_14 @ OUT
   NET const_VDD => const_VCC


Naposledy upravil chaky dne 01 čer 2019, 01:08, celkově upraveno 1

Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 01 čer 2019, 00:52 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Napsal mi Radek, abych jeste zkusil prehodit OUT a nOUT u F105 a vysledek je nasledujici:

(gdg2vhdl je nyni ve ver. 4.2 https://www.ordoz.com/gdg2vhdl/4.0/ )

Kód:
gdg2vhdl, ver. 4.2
gdgelements_init() - initialised 43 elements
gdgparts_init() - initialised 1473 parts
gdgnets_init() - initialised 1987 nets
rsuk_gdgparts_init() - initialised 1473 parts
rsuk_gdgnets_init() - parsed 5563 input rows
rsuk_gdgnets_init() - initialised 1985 nets
Using RSUK data!
COMPARE - ELEMENTS
COMPARE ELEMENTS DONE WIDTH: 0 ERROR(S)
COMPARE - NETS
NETPOINTS DIFFERENCE betwen nets F601_79_22_CLK and 3280737:
   xF102_77_22 (B3266-74-21) @ O [2]        xF102_77_22 (B3266-74-21) @ O [2] 
   xF601_70_22 (B3259-67-21) @ CLK [2]      xF601_70_22 (B3259-67-21) @ CLK [2]
   xF601_79_22 (B3268-76-21) @ CLK [2]      xF601_79_22 (B3268-76-21) @ CLK [2]
   xF601_75_24 (B3568-72-23) @ CLK [2]      xF601_75_24 (B3568-72-23) @ CLK [2]
   xF601_73_25 (B3718-70-24) @ CLK [2]      xF601_73_25 (B3718-70-24) @ CLK [2]
   xF601_77_25 (B3722-74-24) @ CLK [2]      xF601_77_25 (B3722-74-24) @ CLK [2]
   xF601_70_26 (B3867-67-25) @ CLK [2]      xF601_74_26 (B3871-71-25) @ CLK [2]
   xF601_74_26 (B3871-71-25) @ CLK [2]      -----------------------------------
   xF601_77_26 (B3874-74-25) @ CLK [2]      -----------------------------------


NETPOINTS DIFFERENCE betwen nets F105_19_26_in and 3110193:
   xF961_61_7 (B0970-58-6) @ O1 [10]      xF961_61_7 (B0970-58-6) @ O1 [10] 
   xF612_131_7 (B1038-126-6) @ I [1]      xF612_131_7 (B1038-126-6) @ I [1] 
   xF105_19_26 (B3818-18-25) @ I [1]      xF105_19_26 (B3818-18-25) @ I [1] 
   ---------------------------------      xF601_70_26 (B3867-67-25) @ CLK [2]
   ---------------------------------      xF601_77_26 (B3874-74-25) @ CLK [2]


NETPOINTS DIFFERENCE betwen nets F100_17_22_in and 950773:
   xF641_13_26 (B3812-12-25) @ O [3]       xF641_13_26 (B3812-12-25) @ O [3]
   xF100_17_22 (B3208-16-21) @ I [1]       xF423_19_23 (B3362-18-22) @ I1 [1]
   xF424_14_24 (B3509-13-23) @ I1 [1]      xF304_11_24 (B3506-10-23) @ I2 [2]
   xF424_16_24 (B3511-15-23) @ I2 [2]      xF424_14_24 (B3509-13-23) @ I4 [4]
   xF433_16_25 (B3663-15-24) @ I2 [2]      xF424_16_24 (B3511-15-23) @ I3 [3]


NETPOINTS DIFFERENCE betwen nets F423_19_23_in1 and 870739:
   xF641_13_26 (B3812-12-25) @ nO [4]      xF641_13_26 (B3812-12-25) @ nO [4]
   xF423_19_23 (B3362-18-22) @ I1 [1]      xF100_17_22 (B3208-16-21) @ I [1]
   xF304_11_24 (B3506-10-23) @ I2 [2]      xF424_14_24 (B3509-13-23) @ I1 [1]
   xF424_14_24 (B3509-13-23) @ I4 [4]      xF424_16_24 (B3511-15-23) @ I2 [2]
   xF424_16_24 (B3511-15-23) @ I3 [3]      xF433_16_25 (B3663-15-24) @ I2 [2]


NETPOINTS DIFFERENCE betwen nets F111_143_7_in and 890807:
   xF641_21_25 (B3668-20-24) @ O [3]       xF641_21_25 (B3668-20-24) @ O [3]
   xF111_143_7 (B1050-138-6) @ I [1]       xF424_16_24 (B3511-15-23) @ I4 [4]
   xF424_8_20 (B2895-7-19) @ I3 [3]        xF434_19_24 (B3514-18-23) @ I4 [4]
   xF423_19_23 (B3362-18-22) @ I2 [2]      xF433_16_25 (B3663-15-24) @ I1 [1]
   xF304_11_24 (B3506-10-23) @ I3 [3]      ----------------------------------
   xF424_16_24 (B3511-15-23) @ I1 [1]      ----------------------------------


NETPOINTS DIFFERENCE betwen nets F434_19_24_in4 and 5910229:
   xF641_21_25 (B3668-20-24) @ nO [4]      xF641_21_25 (B3668-20-24) @ nO [4]
   xF424_16_24 (B3511-15-23) @ I4 [4]      xF111_143_7 (B1050-138-6) @ I [1]
   xF434_19_24 (B3514-18-23) @ I4 [4]      xF424_8_20 (B2895-7-19) @ I3 [3] 
   xF433_16_25 (B3663-15-24) @ I1 [1]      xF423_19_23 (B3362-18-22) @ I2 [2]
   ----------------------------------      xF304_11_24 (B3506-10-23) @ I3 [3]
   ----------------------------------      xF424_16_24 (B3511-15-23) @ I1 [1]


NETPOINTS DIFFERENCE betwen nets CROM_dir and nKEY:
   xF111_155_22 (B3342-150-21) @ O [2]      xF111_155_22 (B3342-150-21) @ O [2]
   PIN: o_CROM_dir [O]                      PIN: o_nKEY (82) [O]               


NETPOINTS DIFFERENCE betwen nets nKEY and 3610535:
   xF302_148_22 (B3335-143-21) @ O [3]       PIN: i_KEY_in [I]                   
   PIN: o_nKEY (82) [O]                      xF302_148_22 (B3335-143-21) @ O [3]
   xF302_85_16 (B2362-82-15) @ I2 [2]        xF302_85_16 (B2362-82-15) @ I2 [2] 
   xF302_70_18 (B2651-67-17) @ I2 [2]        xF302_70_18 (B2651-67-17) @ I2 [2] 
   xF303_152_22 (B3339-147-21) @ I1 [1]      xF303_152_22 (B3339-147-21) @ I1 [1]


NETPOINTS DIFFERENCE betwen nets F604_137_22_d and 4150499:
   xF100_99_15 (B2224-96-14) @ O [2]        xF100_99_15 (B2224-96-14) @ O [2]   
   xF100_100_15 (B2225-97-14) @ I [1]       xF100_100_15 (B2225-97-14) @ I [1] 
   xF100_116_15 (B2239-111-14) @ I [1]      xF100_116_15 (B2239-111-14) @ I [1]
   xF604_129_22 (B3316-124-21) @ I [1]      xF303_129_15 (B2252-124-14) @ I1 [1]
   xF604_137_22 (B3324-132-21) @ I [1]      xF303_130_16 (B2405-125-15) @ I1 [1]
   -----------------------------------      xF604_129_22 (B3316-124-21) @ I [1]
   -----------------------------------      xF604_137_22 (B3324-132-21) @ I [1]


NETPOINTS DIFFERENCE betwen nets F635_81_19_clk and 5070465:
   xF100_122_14 (B2093-117-13) @ O [2]       xF100_122_14 (B2093-117-13) @ O [2]
   xF212_116_14 (B2087-111-13) @ I2 [2]      xF212_116_14 (B2087-111-13) @ I2 [2]
   xF635_81_19 (B2814-78-18) @ nCLK [2]      xF635_81_19 (B2814-78-18) @ nCLK [2]
   xF635_81_20 (B2966-78-19) @ I [1]         xF635_81_21 (B3118-78-20) @ nCLK [2]
   xF635_81_21 (B3118-78-20) @ nCLK [2]      ------------------------------------


NETPOINTS DIFFERENCE betwen nets F303_129_15_in1 and 5230535:
   xF105_137_19 (B2868-132-18) @ O [2]       xF105_137_19 (B2868-132-18) @ O [2]
   xF303_129_15 (B2252-124-14) @ I1 [1]      xF303_126_16 (B2401-121-15) @ I1 [1]
   xF303_126_16 (B2401-121-15) @ I1 [1]      xF303_128_16 (B2403-123-15) @ I1 [1]
   xF303_128_16 (B2403-123-15) @ I1 [1]      xF303_132_16 (B2407-127-15) @ I1 [1]
   xF303_130_16 (B2405-125-15) @ I1 [1]      xF303_122_17 (B2549-117-16) @ I1 [1]
   xF303_132_16 (B2407-127-15) @ I1 [1]      xF303_133_18 (B2712-128-17) @ I1 [1]
   xF303_122_17 (B2549-117-16) @ I1 [1]      xF303_132_19 (B2863-127-18) @ I1 [1]
   xF303_133_18 (B2712-128-17) @ I1 [1]      ------------------------------------
   xF303_132_19 (B2863-127-18) @ I1 [1]      ------------------------------------


NETPOINTS DIFFERENCE betwen nets const_VDD and const_VDD:
   xF521_91_11 (B1608-88-10) @ CI [3]       xF615_20_6 (B0779-19-5) @ I [1]   
   xF521_54_12 (B1723-51-11) @ B [2]        xF521_91_11 (B1608-88-10) @ CI [3]
   xF961_61_11 (B1578-58-10) @ I4 [5]       xF521_54_12 (B1723-51-11) @ B [2] 
   xF521_54_13 (B1875-51-12) @ B [2]        xF961_61_11 (B1578-58-10) @ I4 [5]
   xF521_54_14 (B2027-51-13) @ B [2]        xF521_54_13 (B1875-51-12) @ B [2] 
   xF521_54_14 (B2027-51-13) @ CI [3]       xF521_54_14 (B2027-51-13) @ B [2] 
   xF615_141_13 (B1960-136-12) @ I [1]      xF521_54_14 (B2027-51-13) @ CI [3]
   xF961_61_13 (B1882-58-12) @ I3 [4]       xF615_141_13 (B1960-136-12) @ I [1]
   xF961_61_13 (B1882-58-12) @ I4 [5]       xF961_61_13 (B1882-58-12) @ I3 [4]
   xF635_141_15 (B2264-136-14) @ I [1]      xF961_61_13 (B1882-58-12) @ I4 [5]
   xF635_81_17 (B2510-78-16) @ I [1]        xF635_141_15 (B2264-136-14) @ I [1]
   -----------------------------------      xF635_81_17 (B2510-78-16) @ I [1] 
   -----------------------------------      xF635_81_20 (B2966-78-19) @ I [1] 


NETPOINTS DIFFERENCE betwen nets F615_20_6_d and 2170159:
   xF615_43_5 (B0650-42-4) @ O [4]       xF615_43_5 (B0650-42-4) @ O [4]
   xF615_20_6 (B0779-19-5) @ I [1]       xF961_15_8 (B1078-14-7) @ I1 [2]
   xF961_15_8 (B1078-14-7) @ I1 [2]      --------------------------------


COMPARE NETS DONE: 13 ERROR(S), 9 IGNORED, 1965 OK


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 01 čer 2019, 21:22 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 987
Bydliště: Kósek vod Brna
Has thanked: 44 times
Been thanked: 85 times
Při projíždění diferencí v předchozím příspěvku jsem narazil na problém, který nedokážu rozseknout. Navíc je to 2x na různých místech. Mikeši kde vidíš tu odbočku do Dčka a Radku kde je to Via na Ucc?

//Tak z5, díval jsem se na vedlejší propoj, ta VIA tam jsou, Takže Michale oprav si to. Když tak zítra dopřesním


Přílohy:
zahada.png
zahada.png [ 231.51 KiB | Zobrazeno 796 krát ]

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 01 čer 2019, 22:28 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1837
Has thanked: 81 times
Been thanked: 228 times
Microlan pise:
Kód:
NETPOINTS DIFFERENCE betwen nets F615_20_6_d and 2170159:
    xF615_43_5 (B0650-42-4) @ O [4]         xF615_43_5 (B0650-42-4) @ O [4]
    xF615_20_6 (B0779-19-5) @ I [1]         xF961_15_8 (B1078-14-7) @ I1 [2]
    xF961_15_8 (B1078-14-7) @ I1 [2]        --------------------------------

20_6 sem nepatří

Microlane muj program hlasi:
F615_20_6_d          F961_15_7       IN1       D  1030192 2170159 nesouhlasi cisla cest
                     F615_43_5       OUT       D  1030192 2170159 nesouhlasi cisla cest


Kdo to ma kde vyresit?

-------

Microlane na techto souradnicich jsou realne prokovy01.

Form1.gdg[437-8, 587] |= 256;
Form1.gdg[505 - 8, 587] |= 256;
Form1.gdg[573 - 8, 347] |= 256;
Form1.gdg[675 - 8, 347] |= 256;
Form1.gdg[199 - 8, 103] |= 256;

Ja je tam programove delam. Dopis je u sebe. Jinak na te souradnici napr. 103,199 realne davam VCC a cislo od 12 do 16. Tam je podle programu pripojovaci bod - to zadavam v mem GDG_pinout.csv.

=============

Jinak vcera jsem makal az do brzkeho rana a udelal jsem si svoji dalsi kontrolu. Umim kontrolovat druhou cast souboru testGDG_mod_exp.txt. Rano jsem zkusil nahrat posledni verzi z VAKu a zjistil jsem ze je vnitrne trosku jina nez predchazejici, uz tam neni F961A ale jen F961, takze jsem to upravil. Bohuzel ta verze obsahuje vyvody pred zmenou GDG_pinout.csv co delal Mikes a tak to na techto mistech ukazuje chyby. Jinak jsem ted zpracoval soubor od Microlana a rada chyb zmizela. Co tam zustalo jiste pujde vyresit.

Ted musim pockat az Mikes vyda novou verzi testGDG_mod_exp.txt.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 06:54 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 987
Bydliště: Kósek vod Brna
Has thanked: 44 times
Been thanked: 85 times
Radku Ty to máš správně. Michal musí ta Dčka odpojit od kolemjdoucích cest a připojit k Ucc

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 11:42 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Chystam se udelat VHDL "obalku", ktera bude nad tim jadrem, ktere ted analyzujeme. Potreboval bych vedet, jak funguji ty drivery IO portu. Mikesi?

Muj predpoklad je, ze napr. tak jak popisuji nize za pomoci VHDL - pokud je DIR = '1', tak je port "IO" vystupni a pokud je DIR = '0', tak je jeho vystup odpojen. Do portu "I" je neustale posilano to, co se nachazi na "IO".
potreboval bych vedet, zda je spravne polarita DIR a zda je do "I" kopirovanm vzdy stav z "IO", nebo zda je tomu treba nejak jiak.

Kód:
entity GDG_IO is
    Port (
           I : in  STD_LOGIC;
           O : out  STD_LOGIC;
           IO : inout  STD_LOGIC;
           DIR : in  STD_LOGIC);
end GDG_IO;

architecture RTL of GDG_IO is

begin

    IO <= O when DIR = '1' else 'Z';
    I <= IO;
   
end RTL;


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 12:00 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2399
Bydliště: Jesenice u Prahy
Has thanked: 14 times
Been thanked: 144 times
Není lepší použít IN, OUT, OE, PIN ?
Samotné O se mi plete s 0 a zádný směr DIR se tam nepřepíná, jenom enejbluje třístav, dovnitř se čte port stále.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 12:23 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 61
Has thanked: 1 time
Been thanked: 34 times
Nazvum portu/signalu IN a OUT se v kodu vyhybam zamerne. Idealni by bylo nejspise i_DATA a o_DATA.

Implikace O a 0 je sice vizualne mozna, nicmene nula jako nazev signalu je nepripustna a jelikoz nepracujeme s ciselnymi signaly, ale se skutecnymi bity, tak nulova hodnota musi byt napsana v apostrofu '0'.

Zda se jedna o DIR, nebo OE je v podstate predmetem dotazu. Ja jsem zapojeni te vstupne vystupni logiky jeste nevidel. Mikes ma v nazvech pinu surfix "_dir", tak to prozatim kopiruju podle nej.

danhard píše:
Není lepší použít IN, OUT, OE, PIN ?
Samotné O se mi plete s 0 a zádný směr DIR se tam nepřepíná, jenom enejbluje třístav, dovnitř se čte port stále.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 13:35 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1837
Has thanked: 81 times
Been thanked: 228 times
Chaky na svuj web jsem dal soubor GDGpiny.zip od Pandy.

Ja jsem rozhodne proti oznaceni DIR. Spravne to aktivuje vystupni clen a tak idelani popis je neco jako OE.

Osobne jsem pro I_DATA, O_DATA, OE_DATA a ctyr bitove BLOCK_TYPE (ma to 10 kombinaci)

entity GDG_IO is
Port (
I_DATA, : out STD_LOGIC;
O_DATA : in STD_LOGIC;
OE_DATA : in STD_LOGIC;
BLOCK_TYPE: in STD_LOGIC_VECTOR 3 DOWNTO 0;

IO : inout STD_LOGIC;

end GDG_IO;

I_DATA - nacita data z vnejsku GDG
O_DATA - dava data ven do pocitace
OE_DATA - aktivuje vystupni obvod z tretiho stavu nebo aktivuje vystupni clen.
BLOCK_TYPE - zde se konstantou nastavuje typ vystupniho bloku

================

Dalsi co se musi zmenit je GDG_pinout.csv

Nekde se pouziva podtržítko, napr. AD7_out, jinde pomlčka napr. AD4_7-dir. Osobne jsem pro podtržítko.

Take se zde /MREQ ale uvnir testGDG_mod_exp.txt je nMREQ. Proto jsem pro zmenu na nMREQ at je to vsude stejne.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 02 čer 2019, 13:49 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2399
Bydliště: Jesenice u Prahy
Has thanked: 14 times
Been thanked: 144 times
Já se zase vyhýbám jednoznakovým názvům :)


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1167 ]  Přejít na stránku Předchozí  1 ... 72, 73, 74, 75, 76, 77, 78  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 1 návštěvník


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
cron
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz