OldComp.cz

Jak jse rika "Na světě je to tak, že jedni orají a vláčejí, a druzí sklízejí", proste nekdo to bude muset prekreslit. Na web jsem dal novou verzi programu. Ted jsou ovladaci prvky vlevo a pokusil jsem se je dat tak aby jsi je vsechny videl. Otazka je, jak velkou cast kresliciho platna nevidis. Mozna ale neco budes moci delat. Samozrejme muzeme to platno udelat pres nejaky prepinac zmenseny ale je to opet ztrata casu (asi ne okamzite potrebna) o nekolik hodin a ted nemam zrovna casu nazbyt.

Microlane na web jsem dal verzi programu kde je prepinac 'small grid' - kdyz to prepnes tak se program zrestartuje a mas vybran mensi roztec bodu. Bude to chtit poradne overit a hlavne najit spravne hodnoty pro velikost obrazku a nalicovani (dodej, upravim). Zatim je to narychlo udelane ale asi se v tom da delat. Treba to kresleni cary neni ve prostred bunky. To vse se bude muset predelat. Ale pro nejake nakresleni dalkovych tras to muze byt pro tebe zitra vhodne. Pak si to ulozis a muzes si to prohlidnout v bezne velikosti a uvidis zda je vse ok.

Tak ne, asi to nebude jen pár typů, už jenom na prvním řádku jsou snad všechna možná hradla. Kromě nepoužitých buněk se tam toho moc neopakuje.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Panda38: to nevadi, podle specky by melo byt 1-bunecnych hradel 7, 2-bunecnych 22, 3-bunecnych 15, atd. Nejak se to postupne ukaze.
Suksoft: psal jsem, jak zapisovat prehled io signalu a umisteni hradel na matici. K tomu je to cislovani. Preferuji ".csv" soubor, strukturu jsem uz popsal.

Zacal jsem delat katalog hradel. Mam predstavu, ze vyrobim(e) grafickou reprezentaci zakladniho propojeni kazdeho hradla. Zaroven vytvorim jeho elektricke zapojeni. Urcite to chci tak, aby se hradlo dalo pouzivat jako knihovni prvek a taky jako jednoduche zapojeni, ktere muzu testovat na simulatoru
Mimochodem, uz mam teorii o tom, proc maji nektere hradla ty spoje navic. Podle me je to prave tim, ze bunka je navrzena v nejake knihovne a nasledne pouzita v zapojeni. No a spoje se optimalizuji jen mezi bunkami, ale ne uvnitr bunek. Velice dobre je to videt mezi bunkami C01_050 a C01_51 dole. Ten klikihak vypada, ze je zbytecny, ale asi leva bunka ma S4 doleva a bunka vpravo zase G4 doprava. Pak nezbyvalo nic jineho nez udelat 'esicko', aby se to nejak propojilo. Jsem zvedav, jestli by se to potvrdilo az budeme mit cely cip zmapovany.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr

Jo také mi připadá, že spoje uvnitř buněk nijak nemění. Myslel jsem že jsem narazil na odlišný NOT, spoj vedl trochu jinak, ale pak se ukázalo že je to část složitější buňky. Aspoň to půjde díky tomu snáz rozpoznat.

Připravil jsem si pár těch známých buněk jako vzorník v Eagle, přece jen při rozdělování buněk je lepší jejich funkci znát. Tak zkouším nejdříve analyzovat buňky v prvním řádku.

Trochu to bude komplikovat buňka NOT, protože uvnitř jsou 2 hradla, vzájemně nerozpojitelná. Tak nevím jak tohle značí, zda to je F101, protože neuvádějí variantu "2 hradla NOT zabírají 1 buňku", ani "1 hradlo NOT zabírá 1/2 buňky a je spojené s jiným NOT". Možná proto uvádějí že NOT zabírá 1 buňku a buď se druhá půlka využije nebo ne. Jak je vidět na obrázku, druhá půlka NOT je zapojená jako funkční i v případě, že se nevyužívá.

Zajímavé že asi nejde technicky propojit druhá vrstva se substrátem, přestože bez první vrstvy jde přímo po povrchu substrátu. Vždy tam v takovém případě udělají nejdříve propojku do 1. vrstvy. Ale alespoň to usnadní rozpoznávání cest, protože horizontální vodiče vně buněk jsou (možná vždy) 1. vrstva a vertikální 2. vrstva.

Hradla OR a AND tam vlastně nenajdeme, protože je budeme detekovat jako NOR+NOT, NAND+NOT, tím se počet možností sníží.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Perfektni, presne takhle budu ted porizovat jednotlive bunky do knihovny a zaroven se budu snazit je umistovat na zname mista v matici na cipu. Uvidime jak to pujde Samozrejme s funkcnimi predpisy pro simulaci.
Z hlediska drc kontroly nic nebrani tomu, aby propojeni metal1 a metal2 byla na substratu, ale na bunkach to asi neni.
Panda38: muzes pls prilozit obrazek vzory.jpg v lepsim rozliseni, s citelnymi texty? Diky.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr

Seznam ve vyšším rozlišení: http://www.uschovna.cz/zasilka/HRU3CY4NH2IRL5EL-85N/ . Přidal jsem F601 D-latch. Složitější hradla bude asi dost problém detekovat. Nemám ani představu jak rozluštit něco jako "F913 4-Bit Parallel Shift Register with /Reset", který zabírá 35 buněk, tedy skoro 1/3 řádku. Snad tam nebudou.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Kluci mam radost ze mame podobny nahled na vec. Samozrejme se bude menit podle toho jak budeme zpracovavat cip. Mikesi pocitej vse podle sebe at ti to vychazi. Ted je dulezite ze mame popsan cip a "kreslici plochu". Takze co vygeneruji je mozno jinde digitalne zpracovat. Je mi jasne ze budes muset udelat nejaky svuj importni filtr aby jsi dostal data do Magicu jak potrebujes.

Co se tyce katalogu tak nejak si ho predstavuji. Kdyz jsem uz drive desifroval tu cast vpravo dole, tak jsem tam videl ruzne opakujici se vzory. Treba jsou tam ty buffery - to neni nic jineho nez zesilovac signalu, 2x not za sebou a vyuziti dalsi bunky jak not, takze jsou to vlastne 3x not za prvnim notem. Tento zesilovac ma 3x vetsi Fanout nez bezny, take ma 3 vyvody.

Ja se ted chci zamerit na tu definici vzoru. Puvodni myslenka:

co = "C1S1,C1S3;R1D4L1D1";

nebyla spatna ale ma to nevyhodu ze tu neni jednoznacne urceny vychozi bod.

lepsi bude

co = "C116R1D4L1D1";

a nebo prehlednejsi

co = "C1,1,6R1D4L1D1";

Tu sekvenci "R1D4L1D1" (skoro mi to pripada jako jazyk Karel) uz umim udelat a nakreslit to na cip.

Sekvence "C1,1,6" - znaci prvni bunku, prvni sloupec a sesty radek. To je vyvod S1 tranzistoru T1. Odsud se pak nakresli cesta "R1D4L1D1", takze se dojde na S3 vyvod. Pak muze dojit k automatickemu doplneni "C1S1,C1S3" nebo jeste lepe k doplneni relativnich souradnici pro kontrolu zapojeni. Cela myslenka je ta, ze po tom co kazdy bod dostane cislo spoje, tak se muze programovat overit zda vsechy S1 vyvody maji stejne cislo, jinak je zde chyba. Pak asi bude i chyba, kdyz je neco pripojene na S1 a soucasne na S1V - to ukaze az cas a data. Take je chyba kdyz neni nic pripojeno na zadny vyvod. Vsechny tyto kontroly se daji delat programove.

Dalsi vec co bude super je prave ukazani ze nejaky bod neni pripojen. Predstavme si ze Microlan udela dalkovy spoj a ukonci ho velmi blizko bloku. On treba ted zretelne nevidi kde presne to ma ukoncit, to bude asi hodne caste u /Out z flip-flop hradla. Po spusteni kontrolni funkce mu zezelenaji body co nemaji externi privod. Takze uvidi body co jsou blizko a logicky to dodela.

Jinak kdyz jsem si hral se vzory flip-flop tak jsem videl ze stejne typy jsou u sebe. A ze jich asi nebude az tak mnoho. Dokonce ze rada F600 a F700 je hodne podobna.

Vypadá to, že mají všechny D-čka stejnou topologii a i když píše 5 použitých buněk, tak jich zaplácne vždy 7.
Nedošli jste ale ke složitějším celkům, tam bude možné, že zaberou prostor ve více řádkách nad sebou, protože v jedné řádce by se to špatně propojovalo.
Tam to bude v ozančení zapotřebí rozsekat na několik dílčích řádek.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

Mají hodně typů D. Teď jsem narazil na 5-buňkový, skoro stejný jako našel suksoft, jen hodiny jsou invertované.

Jestli by byla složitější hradla přes více řádků (kvůli propojům), to by byl dost velký problém s analýzou.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Hradla ne, ale nějaký delší čítače, nebo vícebitová sčítačka, která by zde mohla být použitá.
Osobně jsem řešil u zobrazování výpočet dynamické adresy jinak, přes přednastavitelné čítače, v CPLD to vyšlo nejefektivněji.
Klopáků tam bude hodně a přehledově se jich tam vejde max. asi 500, zapotřebí je jich asi 200.
Obecně ty vyšší struktury ani nemusíte poznat, rozpadne se to na síť hradel a klopáků.

_________________
Diagnóza: Touretteův syndrom, Koprolálie, Dyslexie, Obsedantně kompulzivní porucha.
Kalkulačky: Privileg PR56, TI51-III, TI57, TI58, TI59, TI83, TI-83 Premium CE, TI89
Počítadla: BOBO64, ZX48 plus, DG-88, Didaktik-M, C16, C64C, Amiga 500+, MZ800, MUPID C2A2

Je to checkbox.

Zatím mám projítých 7 prvních řad buněk. Dosud nalezeno 32 typů hradel, z toho 16 hradel analyzovaných podrobně (u zbylých mám jen rozpoznanou délku). Těch 1064 buněk na 7 řádcích tvoří 580 hradel. Vzorník rozpoznaných buněk: http://www.uschovna.cz/zasilka/HSFAUKW6VLMCMWZW-RN6/

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Sedm hradel na 1/4 cipu je docela pekny vysledek. Zkusil by jsi zaroven aktualizovat i to csv-cko, ktere popisuje, kde je ktere hradlo? Popripade, jestli by suksoft chtel implemetovat vyuzivani toho souboru do sveho sw, tak by se to dalo synchronizovat a vyuzivat spolecne.
Pokousim se ted sestavovat jednotlive bunky, podle tveho prehledu. Size mam v te knihovne jen prvni tri, ale vypada to docela slusne Mohl by jsi jeste k tem vzorum dokreslit vstupy a vystupy. Zatim je to sice jasne a pamatuji si to, tak spise do budoucna.
Chtel bych co nejdrive zacit 'sazet' bunky do matice cipu a rozkreslit privody a napajeni. Sice to bude asi trosku trvat, ale treba mezi svatkama bude nejaky cas a mohlo by se to povest.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr

Myslel jsem že bych prošel celý čip, pár jednodušších hradel ještě analyzuji, pak vygeneruji CSV s celým obsahem a mohu ještě vygenerovat přehledový obrázek čipu, kde program označí u všech buněk jejich typ a označí kde jsou vstupy a výstupy. Případně by mohl i vygenerovat nové obrázky buněk, kde zvýrazní vstupní a výstupní segmenty buněk, tak by se pak snáz mohly editovat spoje.

Teď už jde každá řada čím dál rychleji, neuronová síť už začíná trochu chápat rysy hradel. Jen je jaksi času na to málo.

Ale teď se dívám že mám stejně některá hradla špatně, 103 má být 113, 611 má být 631. Hm, tam budou často chyby.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement