OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů

Reklama!

Právě je 24 kvě 2019, 21:56

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1063 ]  Přejít na stránku Předchozí  1 ... 67, 68, 69, 70, 71  Další
Autor Zpráva
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 13 kvě 2019, 23:15 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 573
Has thanked: 70 times
Been thanked: 128 times
Jeste jsem udelal drobnou upravu souboru s piny 'GDG_pinout.csv'. Je tam jedna oprava jmena a nekolik doplnenych napajeni. TOhle by mohla byt finalni verze.
Příloha:
GDG_pinout.zip [2.15 KiB]
6 krát

Zaroven jsem dal na VAK novou verzi exportu z magicu do .cif souboru a taky export pro spice.
K tomu je ulozeny i export popisu celeho GDG do hradel a taky podrobny vystup zapojeni kompletne vsech tranzistoru cele matice vcetne vazebnich kondenzatoru 'testGDG_modc.spice'.
Kdyby mel nekdo, bez pristupu na VAK, zajem o tyto soubory, tak at mi napise. Bez problemu mu je poslu.
Dale mam k dispozici kompletni popis propojeni vsech hradel a taky seznam vsech spoju. Pracovne tomu rikam 'gate list' a 'net list'. Vnitrne jsem se snazil drzet zabehanych standardu a zvyklosti, abych nevymyslel nic noveho. Soubor se jmenuje 'testGDG_mod_exp.txt' a ma dve casti, hradla a nety.
Suksofte, docela bych privital, kdyby jsi vymyslel zpusob, jak to porovnat s tvymi daty a hledat pripadne chyby spolecne, at zbytecne netristime sily. Jestli umis nacitat .cif soubor, tak by to byla idealni situace.
Chaky, mohl by jsi se podivat, ktery zapis by ti nejvice vyhovoval, nebo jestli ted konkretne neco potrebujes?

===============================================================================
Z moji strany bych chtel udelat pomyslnou delici caru, tak aby se daly delat dalsi veci a pripadne opravy vztahovat k teto care.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 15 kvě 2019, 00:32 
Offline
Profík

Registrován: 11 lis 2013, 10:29
Příspěvky: 573
Has thanked: 70 times
Been thanked: 128 times
Zkusil jsem odsimulovat CS pro SIO a CRS, coz jsou porty 0xF7 a 0xB0. Vypada to, ze zapisy to provedlo v poradku a CS se vystavil tak jak ma. Podivejte se na prubehy.
Příloha:
GDG_SIO_CRS.png
GDG_SIO_CRS.png [ 75.63 KiB | Zobrazeno 450 krát ]
Myslim, ze docela pekne ;-)

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 15 kvě 2019, 07:51 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 960
Bydliště: Kósek vod Brna
Has thanked: 43 times
Been thanked: 85 times
Nemyslím,..... Je to pěkné!

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 15 kvě 2019, 23:10 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Mikesi to je dobra zprava ze ta simulace funguje.

---------

Co se tyce GDG_pinout.csv puvodni soubor od tebe a soucasny jsou dosti rozdilne. Kazdopadne mi to hlasi tri chyby.

puvodni mel chybu:
4) 3610535 B0000 I /KEY 668 855 - zde se bude muset zkontrolovat co presne dela

Ty nove dve budu muset jeste lokalizovat.

----------

Jinak osobne bych zmenil myslenku a popis "dir" bych zmenil za OE (output enable). Nijak to nemeni smer, jen to ovlivnuje vystupni hradlo.

---------

Co se tyce kontroly data.txt vs cif soubor. Bylo by super kdyz by se to povedlo. Ted delam to ze testGDG.cif prekopiruji do cif.txt abych zmenil LF na CRLF. Pak ho otevru a hledam definici funkcniho bloku "9 F961". Tu nactu. Beru jen informace co potrebuji. Napr. nektere prokovy vynechavam. Pak souradnice co dostavam z cif.txt delim 32 a vysledek ukladam do pole. To je 2x vetsi nez vysledek. Nakonec z pole 2x2 bodu zjistim smer spoje a to uz konecne dam do klasickeho pole co je kompatibilni s data.txt. Nasledne odmazavam "ocasky" spoju co nic nedelaji. Pak mam data od Mikese pouzitelna u mne.

Samozrejme muzu programu rici ze ocasky nema mazat a tak tam zustanou. Mikesi ocekavam ze v casti dat "9 testGDG;" je nakresleny cely kompletni GDG cip. Proste uplne vse. Ze je tam kazda NOP cella atd. Umim si predstavit pro zacatek kontrolovat treba jen 50x50 bodu vlevo nahore a pak to rozsirit na cele GDG. Ocekavam docela velke porodni problemy ale kdyz bude cas tak to urcite zkusim.

---

Pro zajimavost v priloze je ukazka jak vypada kousek F961 u mne ze surovych dat. Podle barvy jsem schopen poznat o co se jedna. Take je videt sirka "cary". Nezapomente ze Mikes nekresli cary ale obdelniky a klidne jich udela vice jak potrebuje ale ja to potrebuji nakonec zmenit v caru.


Přílohy:
ukazka28.png
ukazka28.png [ 29 KiB | Zobrazeno 390 krát ]
Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 16 kvě 2019, 21:30 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 35
Has thanked: 0 time
Been thanked: 32 times
Ahoj,

takze jsem konecne dopsal parser, ktery z tech Mikesovych souboru vyrobi VHDL. A s odpustenim musim rict, ze to byla ale kurva prace! Vysledny vhdl ma neco malo pod 13k radku

Tady je Xilinx ISE projekt s modelem GDG https://www.ordoz.com/gdg2vhdl/GDG_model.rar

Udelal jsem jen nastrel nejakeho testbench - dale je potreba si s tim pohrat.
Nevim jak je kdo zbehly ve VHDL a v psani simulaci. Pokud bude zajem, tak bych po par panacich mohl napsat i nejakou step by step kucharku jak si nainstalovat ISE a jak pracovat s iSIM.

Tady je Win32 binarka parseru https://www.ordoz.com/gdg2vhdl/gdg2vhdl_win32.rar

Tady je zdrojak parseru https://www.ordoz.com/gdg2vhdl/gdg2vhdl_src.tgz

Parser je snad celkem intuitivni. Implicitne ocekava vstupni soubory ve svem adresari, jinak se musi nastavit pres option. Pokud neni nastaven option pro vystupni soubor, tak se vhdl generuje do stdout. Vsechny nezadouci texty jdou na stderr, takze lze pouzit i presmerovani do filete > output.vhd

Kompilace pro Linux:

make CONF=Release

Kompilace pro Linux s debug informacemi:

make CONF=Debug

Kompilace pro Win32:

make CONF=Win32

Vysledna binarka se pak nachazi v ./dist


Help k parseru:

Usage:
gdg2vhdl [OPTION…] - convertor of GDG spice files to VHDL

Help Options:
-h, --help Show help options

Application Options:
-s, --spice=filepath SPICE file (testGDG_mod.spice)
-n, --nets=filepath Netlist file (testGDG_mod_exp.txt)
-o, --output=filepath.vhd VHDL output file - using stdout if is not set

Michal


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17 kvě 2019, 10:23 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 960
Bydliště: Kósek vod Brna
Has thanked: 43 times
Been thanked: 85 times
Paráda, jen v tom souboru .vhd nevidím ty funkční definice, jsou v jiném souboru?

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17 kvě 2019, 12:45 
Offline
Kecka

Registrován: 10 říj 2014, 10:40
Příspěvky: 35
Has thanked: 0 time
Been thanked: 32 times
Pokud mas na mysli definice tech entit F100_NOT, atp., tak ty jsou v samostatnem adresari.
Adresare v projektu jsou:

./RTL/ - nas model
./RTL/tests/ - testbench pro cely model (zatim ale nic nedela)
./RTL/WHID_entity - vhdl soubory komponent
./RTL/WHID_entity/tests - testy komponent

BTW: Ted dopoledne jsem si chvilku hral s tim, ze ISE umi z VHDL nakreslit schema a umi to i pouze pro vybrane entity, nicmene to zrejme neumi exportovat.

microlan píše:
Paráda, jen v tom souboru .vhd nevidím ty funkční definice, jsou v jiném souboru?


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 17 kvě 2019, 22:44 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Microlane muzes se podivat na cestu:

3610535 B2362 I IN1 F302 2-Input NAND gate 361 535
3610535 B2651 I IN1 F302 2-Input NAND gate 301 603
3610535 B0000 I /KEY 668 855

Jsou to tri vstupy ale nema to vystup. Mikesi ty znas bunku kde je vystup?

----------

Microlane zkontroluj a dokresli prokov01 na techto peti souradnicich. Ale y souradnice se musi zmensit o 8.
;587;437;VVC20;I;
;587;505;VVC30;I;
;347;573;VVC40;I;
;347;675;VVC50;I;
;103;199;VVC60;I;

V programu to delam takto:
Form1.gdg[437-8, 587] |= 256;
Form1.gdg[505 - 8, 587] |= 256;
Form1.gdg[573 - 8, 347] |= 256;
Form1.gdg[675 - 8, 347] |= 256;
Form1.gdg[199 - 8, 103] |= 256;


----------


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 20 kvě 2019, 06:56 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 960
Bydliště: Kósek vod Brna
Has thanked: 43 times
Been thanked: 85 times
Co se týká /KEY, to už jsem myslím řešil s tím, je to výstup a šmouhu, kterou jsem považoval za V12 jsem na souřadnici 615,746 odmazal

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 20 kvě 2019, 07:22 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Microlane tak jsem to zpracoval. Dik.

Jinak dnes jsem makal jeste po pulnoci. Nemam to zatim v tom stavu co bych chtel ale mam uz skoro udelanou metodiku.

treba toto mi dava program pro "VC7-out"
Kód:
                      11;410023;B0004;O;OUT;F113;Buffer 1-Input (F.O.=24);;;;
                        12;390025;B0157;O;OUT;F202;2-Input NOR gate;;;;
                          13;430052;B9999;O;/WR;;;;;;
                          13;450059;B0457;O;OUT;F302;2-Input NAND gate;;;;
                            14;270127;B9999;O;/M1;;;;;;
                            14;230125;B0456;O;OUT;F100;Inverter 1-Input;;;;
                              15;230127;B9999;O;/IORQ;;;;;;

znamena to ze po 11 pruchodech jinych Fxxx je takto zapojeny cip okolo WR, M1 a IORQ.

da se to cist jako ((not(/IORQ) NAND /M1) NOR /WR)

Radek


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 20 kvě 2019, 18:40 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Na http://www.radeksuk.cz/sharp/gdg/progra ... 240805.txt jsem dal vzorek dat.

Zatim to mam takto naprogramovane. Musim zadat cislo spoje a cislo funkcniho bloku. Take do jake urovne ma program projit cip.
Neni zadouci davat moc velke cislo. Strasne dlouho to pak trva a dela to obrovske vystupy. Rutinka neni inteligentni a prochazi v pripade
kruhu stale dokola - to neni chyba ale vlastnost. Proste ukazete na nejaky bod (I - jako input) uvnitr GDG a reknete do jake urovne ma hledat. Program vzdy najde prislusny O (out) a jeho I (samozrejme vsechny).

Toto je ukazka urovne 12 pro 5240805 a B9999.

Kód:
                        11;1030192;B0779;I;DATA;F615;D-Type with /Reset;;;(vystup je : B0779 , O , VCC60 , F615 , D-Type with /Reset ,  ,  );
                        12;1030192;B0779;I;DATA;F615;D-Type with /Reset;;;(vystup je : B0779 , O , VCC60 , F615 , D-Type with /Reset ,  ,  );
                        12;990195;B0779;I;CLK;F615;D-Type with /Reset;;;(vystup je : B1633 , O , OUT , F101 , Inverter 1-Input (F.O.=8) ,  ,  );
                        12;830059;B0779;I;/RST;F615;D-Type with /Reset;;;(vystup je : B2419 , O , OUT , F114 , Buffer 1-Input (F.O.=32) ,  ,  );

znamena ze je to F615 funkcni blok
zajimvavost je ze na DATA je privedeno VCC a tak se da OUT dat jen nastavit. Nuluje se to pres /rst - asi pri zapnuti.

======

Kód:
                  10;410023;B0345;I;IN3;F304;4-Input NAND gate;;;(vystup je : B0004 , O , OUT , F113 , Buffer 1-Input (F.O.=24) ,  ,  );
                      11;390025;B0004;I;IN;F113;Buffer 1-Input (F.O.=24);;;(vystup je : B0157 , O , OUT , F202 , 2-Input NOR gate ,  ,  );
                        12;430052;B0157;I;IN1;F202;2-Input NOR gate;;;(vystup je : B9999 , O , /WR ,  ,  ,  ,  );
                        12;450059;B0157;I;IN2;F202;2-Input NOR gate;;;(vystup je : B0457 , O , OUT , F302 , 2-Input NAND gate ,  ,  );

zde je videt funkce not(/WR) NOR OUT_B0157

kdyz ale udelam vystup ne omezeny 12 pruchody ale dam alespon 14 - tak vydim tento vystup - tu uz pekne ukazuje jak to funguje i s M1 a IORQ
Kód:
                     11;390025;B0004;I;IN;F113;Buffer 1-Input (F.O.=24);;;(vystup je : B0157 , O , OUT , F202 , 2-Input NOR gate ,  ,  );
                        12;430052;B0157;I;IN1;F202;2-Input NOR gate;;;(vystup je : B9999 , O , /WR ,  ,  ,  ,  );
                        12;450059;B0157;I;IN2;F202;2-Input NOR gate;;;(vystup je : B0457 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
                          13;270127;B0457;I;IN2;F302;2-Input NAND gate;;;(vystup je : B9999 , O , /M1 ,  ,  ,  ,  );
                          13;230125;B0457;I;IN1;F302;2-Input NAND gate;;;(vystup je : B0456 , O , OUT , F100 , Inverter 1-Input ,  ,  );
                            14;230127;B0456;I;IN;F100;Inverter 1-Input;;;(vystup je : B9999 , O , /IORQ ,  ,  ,  ,  );


Takze muzete rici ze IORQ je 14 funkcnich bloku daleko od VC7-out.

=====

Toto je ukazka urovne 4.

Kód:
0;5240805;B9999;I;VC7-out;;;;;(vystup je : B3617 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
  1;5120805;B3617;I;IN2;F302;2-Input NAND gate;;;(vystup je : B3614 , O , OUT , F303 , 3-Input NAND gate ,  ,  );
    2;5320737;B3614;I;IN3;F303;3-Input NAND gate;;;(vystup je : B3315 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
      3;5240703;B3315;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B3161 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
        4;5760703;B3161;I;IN2;F302;2-Input NAND gate;;;(vystup je : B3174 , O , OUT , F303 , 3-Input NAND gate ,  ,  );
        4;4290601;B3161;I;IN1;F302;2-Input NAND gate;;;(vystup je : B2683 , O , OUT , F434 , 2-Wide 2-2-Input OR-AND-Inverter ,  ,  );
    2;4530804;B3614;I;IN2;F303;3-Input NAND gate;;;(vystup je : B3598 , O , OUT , F604 , D-Latch /C ,  ,  );
      3;3870467;B3598;I;DATA;F604;D-Latch /C;;;(vystup je : B2322 , O , OUT , F100 , Inverter 1-Input ,  ,  );
        4;1880533;B2322;I;IN;F100;Inverter 1-Input;;;(vystup je : B2321 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
      3;3560737;B3598;I;CLK;F604;D-Latch /C;;;(vystup je : B3273 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
        4;3390601;B3273;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B2660 , O , OUT , F212 , 2-Input OR gate ,  ,  );
    2;5200805;B3614;I;IN1;F303;3-Input NAND gate;;;(vystup je : B3616 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
      3;1690056;B3616;I;IN2;F302;2-Input NAND gate;;;(vystup je : B0187 , O , OUT , F601 , D-Latch ,  ,  );
        4;1630059;B0187;I;CLK;F601;D-Latch;;;(vystup je : B0922 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
        4;1670056;B0187;I;DATA;F601;D-Latch;;;(vystup je : B9999 , O , VC7-in ,  ,  ,  ,  );
      3;4560669;B3616;I;IN1;F302;2-Input NAND gate;;;(vystup je : B2992 , O , OUT , F104 , Inverter 1-Input (F.O.=32) ,  ,  );
        4;4520669;B2992;I;IN;F104;Inverter 1-Input (F.O.=32);;;(vystup je : B2990 , O , OUT , F424 , 2-Wide 2-2-Input AND-OR-Inverter ,  ,  );
  1;6200805;B3617;I;IN1;F302;2-Input NAND gate;;;(vystup je : B3641 , O , OUT , F303 , 3-Input NAND gate ,  ,  );
    2;5680805;B3641;I;IN3;F303;3-Input NAND gate;;;(vystup je : B3628 , O , OUT , F302 , 2-Input NAND gate ,  ,  );
      3;4560669;B3628;I;IN2;F302;2-Input NAND gate;;;(vystup je : B2992 , O , OUT , F104 , Inverter 1-Input (F.O.=32) ,  ,  );
        4;4520669;B2992;I;IN;F104;Inverter 1-Input (F.O.=32);;;(vystup je : B2990 , O , OUT , F424 , 2-Wide 2-2-Input AND-OR-Inverter ,  ,  );
      3;4530804;B3628;I;IN1;F302;2-Input NAND gate;;;(vystup je : B3598 , O , OUT , F604 , D-Latch /C ,  ,  );
        4;3870467;B3598;I;DATA;F604;D-Latch /C;;;(vystup je : B2322 , O , OUT , F100 , Inverter 1-Input ,  ,  );
        4;3560737;B3598;I;CLK;F604;D-Latch /C;;;(vystup je : B3273 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
    2;1690056;B3641;I;IN2;F303;3-Input NAND gate;;;(vystup je : B0187 , O , OUT , F601 , D-Latch ,  ,  );
      3;1630059;B0187;I;CLK;F601;D-Latch;;;(vystup je : B0922 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
        4;630229;B0922;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B2921 , O , OUT , F100 , Inverter 1-Input ,  ,  );
      3;1670056;B0187;I;DATA;F601;D-Latch;;;(vystup je : B9999 , O , VC7-in ,  ,  ,  ,  );
    2;4600737;B3641;I;IN1;F303;3-Input NAND gate;;;(vystup je : B3297 , O , OUT , F102 , Inverter 1-Input (F.O.=16) ,  ,  );
      3;4290703;B3297;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B3139 , O , OUT , F434 , 2-Wide 2-2-Input OR-AND-Inverter ,  ,  );
        4;4230703;B3139;I;IN1;F434;2-Wide 2-2-Input OR-AND-Inverter;;;(vystup je : B3138 , O , OUT , F100 , Inverter 1-Input ,  ,  );
        4;4290705;B3139;I;IN2;F434;2-Wide 2-2-Input OR-AND-Inverter;;;(vystup je : B3294 , O , OUT , F303 , 3-Input NAND gate ,  ,  );
        4;4250669;B3139;I;IN3;F434;2-Wide 2-2-Input OR-AND-Inverter;;;(vystup je : B2986 , O , OUT , F202 , 2-Input NOR gate ,  ,  );
        4;4360703;B3139;I;IN4;F434;2-Wide 2-2-Input OR-AND-Inverter;;;(vystup je : B3141 , O , OUT , F302 , 2-Input NAND gate ,  ,  );


Z toho je videt ze za urcitych podminek se VC7-in dava do VC7-out.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 21 kvě 2019, 19:39 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Tak dnes se podarilo uspesne rozkodovat prvni malou cast cipu. Je to vyvod Joy co ovlada vstup joysticku do pocitace.

<code>

0;4880227;B9999;I;/JOY;;;;;(vystup je : B1024 , O , OUT , F302 , 2-Input NAND gate , , );
1;4880193;B1024;I;IN2;F302;2-Input NAND gate;;;(vystup je : B0871 , O , OUT , F421 , 2-Wide 1-2-Input AND-OR-Inverter , , );
2;5920193;B0871;I;IN1;F421;2-Wide 1-2-Input AND-OR-Inverter;;;(vystup je : B0898 , O , OUT , F304 , 4-Input NAND gate , , );
3;5720091;B0898;I;IN1;F304;4-Input NAND gate;;;(vystup je : B0437 , O , OUT , F102 , Inverter 1-Input (F.O.=16) , , );
4;5730000;B0437;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B9999 , O , AD3 , , , , );
3;6030125;B0898;I;IN2;F304;4-Input NAND gate;;;(vystup je : B0597 , O , OUT , F101 , Inverter 1-Input (F.O.=8) , , );
4;6390000;B0597;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD0 , , , , );
3;6350125;B0898;I;IN3;F304;4-Input NAND gate;;;(vystup je : B0605 , O , OUT , F101 , Inverter 1-Input (F.O.=8) , , );
4;6160000;B0605;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD1 , , , , );
3;6110159;B0898;I;IN4;F304;4-Input NAND gate;;;(vystup je : B0751 , O , OUT , F101 , Inverter 1-Input (F.O.=8) , , );
4;5950000;B0751;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD2 , , , , );
2;5720193;B0871;I;IN2;F421;2-Wide 1-2-Input AND-OR-Inverter;;;(vystup je : B0893 , O , OUT , F304 , 4-Input NAND gate , , );
3;5720091;B0893;I;IN1;F304;4-Input NAND gate;;;(vystup je : B0437 , O , OUT , F102 , Inverter 1-Input (F.O.=16) , , );
4;5730000;B0437;I;IN;F102;Inverter 1-Input (F.O.=16);;;(vystup je : B9999 , O , AD3 , , , , );
3;6050124;B0893;I;IN2;F304;4-Input NAND gate;;;(vystup je : B0597 , O , OUT2 , F101 , Inverter 1-Input (F.O.=8) , , );
4;6390000;B0597;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD0 , , , , );
3;6350125;B0893;I;IN3;F304;4-Input NAND gate;;;(vystup je : B0605 , O , OUT , F101 , Inverter 1-Input (F.O.=8) , , );
4;6160000;B0605;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD1 , , , , );
3;6110159;B0893;I;IN4;F304;4-Input NAND gate;;;(vystup je : B0751 , O , OUT , F101 , Inverter 1-Input (F.O.=8) , , );
4;5950000;B0751;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD2 , , , , );
2;5120057;B0871;I;IN3;F421;2-Wide 1-2-Input AND-OR-Inverter;;;(vystup je : B0270 , O , OUT , F304 , 4-Input NAND gate , , );
3;5110059;B0270;I;IN1;F304;4-Input NAND gate;;;(vystup je : B0423 , O , OUT2 , F101 , Inverter 1-Input (F.O.=8) , , );
4;5520000;B0423;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD4 , , , , );
3;5330056;B0270;I;IN2;F304;4-Input NAND gate;;;(vystup je : B0275 , O , OUT2 , F101 , Inverter 1-Input (F.O.=8) , , );
4;5290000;B0275;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD5 , , , , );
3;5650056;B0270;I;IN3;F304;4-Input NAND gate;;;(vystup je : B0283 , O , OUT2 , F101 , Inverter 1-Input (F.O.=8) , , );
4;5080000;B0283;I;IN;F101;Inverter 1-Input (F.O.=8);;;(vystup je : B9999 , O , AD6 , , , , );
3;4650000;B0270;I;IN4;F304;4-Input NAND gate;;;(vystup je : B9999 , O , AD7 , , , , );
1;490125;B1024;I;IN1;F302;2-Input NAND gate;;;(vystup je : B0462 , O , OUT , F202 , 2-Input NOR gate , , );
2;3;B0462;I;IN1;F202;2-Input NOR gate;;;(vystup je : B9999 , O , /RD , , , , );
2;450059;B0462;I;IN2;F202;2-Input NOR gate;;;(vystup je : B0457 , O , OUT , F302 , 2-Input NAND gate , , );
3;270127;B0457;I;IN2;F302;2-Input NAND gate;;;(vystup je : B9999 , O , /M1 , , , , );
3;230125;B0457;I;IN1;F302;2-Input NAND gate;;;(vystup je : B0456 , O , OUT , F100 , Inverter 1-Input , , );
4;230127;B0456;I;IN;F100;Inverter 1-Input;;;(vystup je : B9999 , O , /IORQ , , , , );



prepsano do citelnejsi formy:

nand(
nor(
nand( AD7, AD6, AD5, AD4) ,
and( nand( not(AD3), not(AD2), not(AD1), not(AD0) , nand( not(AD3), not(AD2), not(AD1), AD0 )
) ,
nor( nand( /M1, not(/IORQ) , /RD )
)

</code>

Dulezite upozorneni je to, ze pri pouziti F101 je potreba velmi pozorne kontrolovat zda vystup je OUT nebo OUT2. Pri OUT2 nedochazi k zadne negaci signalu!


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 21 kvě 2019, 19:48 
Offline
Pan Generální

Registrován: 16 čer 2014, 12:23
Příspěvky: 2240
Bydliště: Jesenice
Has thanked: 12 times
Been thanked: 133 times
suksoft píše:
prepsano do citelnejsi formy:

Si děláš prdel, jakmile to má dva řádky, tak už nevím co bylo v tom prvním :lol:
Ukořistil jsem jednu Latice LC4384V, do tý by se to asi vešlo.
Ale na přepis do CPLD je tam mnoho věcí proti srsti, třeba ty sčítačky na výpočet adresy zobrazení, to se v CPLD líp dělá přednastavitelným čítačem.
Takže tady to vychází líp na malý FPGA.

ps. snad kdyby to bylo ve HDL, jenže to už minimalizací zlikviduje časové zpoždění té logiky, stejně jak to udělá jakýkoliv přepis do VHDL, pokud tam nebudeš strikně všechna zpoždění definovat.

/JOY /= A7*A6*A5*A4*/A3*/A2*/A1*/M1*IORQ*RD; :?: ( chybné /RD si u Tebe zkontrorluj ! )

To mi u FPFA vadilo, stačila jakákoliv změna a autoruter to naskládal jinak a vytvořil jiný dynamický problém.
Bavím se o asynchronním návrhu, což by přímý převod byl.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 21 kvě 2019, 23:59 
Offline
Pan Štábní

Registrován: 19 črc 2013, 15:54
Příspěvky: 1731
Has thanked: 74 times
Been thanked: 221 times
Vypadla tam jedna prava zavorka - spravne je "nor( nand( /M1, not(/IORQ)) , /RD )"

nand( /M1, not(/IORQ)) - da vystup do log0 v pripade ze na sbernici je /M1-log1 a /IORQ-0 (bezne cteni/zapis do portu, neni to obsluha INTA)
k tomu se prida, ze kdyz je jeste /RD-log0 tak na vystupu funkce je log1 a to signalizuje ze ctu z portu.


Nahoru
 Profil  
 
 Předmět příspěvku: Re: GDG foto cipu
PříspěvekNapsal: 22 kvě 2019, 06:57 
Offline
Profík
Uživatelský avatar

Registrován: 16 bře 2017, 11:36
Příspěvky: 960
Bydliště: Kósek vod Brna
Has thanked: 43 times
Been thanked: 85 times
Citace:
Přepsáno do čitelnější formy


To jsi vyčetl z toho sena očima, nebo to umí nějaká Tvoje rutina?

//No rutina asi ne, neboť v tom senu nejsou adresní vstupy uvedeny

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 1063 ]  Přejít na stránku Předchozí  1 ... 67, 68, 69, 70, 71  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Žádní registrovaní uživatelé a 3 návštevníků


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz